KLA - 칩 결함 발견 비법 !!!

반도체 소자를 제조하는 과정에서 웨이퍼는 원하는 트랜지스터 구조를 만들기 위해 수백 번의 처리 단계를 거칩니다. 이 단계에서 엔지니어는 제조 주기가 끝날 때 수율을 얻을 수 있도록 공정이 제어되고 있는지 확인하기 위해 검사 및 계측 단계를 삽입해야 합니다. 

 

검사 도구는 패터닝에서 예상치 못한 결함을 발견하는 반면, 계측 도구는 회로도에 대한 필름과 패턴의 물리적 매개변수를 측정합니다. 일부 결함 및 측정 오류를 포착하고 위험을 나타낼 수 있지만 잠재적인 신뢰성 결함도 있습니다。 이 중 일부는 프로세스 후반부에 노출되거나 칩 사용 중에 실패합니다.

 

반도체 칩의 위험 회피 사용자(예: 자동차, 군사, 항공 우주 및 의료 응용 분야)는 기존 고장률보다 훨씬 낮은 PPB(parts per billion) 범위의 고장률을 견딜 수 있습니다. 이러한 소위 잠재적 신뢰성 결함을 식별하고 제어하는 것은 이러한 산업의 요구 사항을 충족하는 데 중요하며, 이 백서는 잠재적 신뢰성 결함을 감지하는 방법과 시스템을 제공합니다.

인라인 부품 평균 테스트(I-PAT™)는 다중 채널, 고속 LED 스캐닝 검사 기술을 통해 구현되며 팹 데이터를 신뢰성 엔지니어링에 적용할 수 있는 기회를 제공합니다.

 

결함 감지 결과는 머신 러닝(ML)으로 분석되어 결함을 측정하여 칩 수준 결함 메트릭을 생성하고, 마지막으로 통계적 방법을 사용하여 신뢰성 위험이 높은 칩을 식별합니다.

보낸사람:KLAI-PAT™는, 칩 제조 중 복수의 중요한 단계에서 복수의 제품 칩에 대한 온라인 검사 및 측정을 수행하고, 하나 이상의 프로세서를 사용하여 온라인 검사 및 계측으로부터 얻어진 검사 결과를 집계하여, 복수의 웨이퍼에 대한 복수의 중합 테스트 결과를 획득하는 단계;

 

상기 복수의 제품들에 대해 얻어진 집계된 테스트 결과의 결과에 기초하여, 상기 복수의 제품들에서 통계적 이상치들 중 적어도 하나 이상을 식별하는 단계; 상기 통계적 이상치 중 하나 이상이 다운스트림 제조 공정에 사용하기 위해 공급망에 진입하는 것을 박탈하거나, 추가 평가, 테스트 또는 재사용을 위해 상기 통계적 이상치 중 하나 이상을 분리하는 행위.