1. 실리콘이 집적 회로에 가장 널리 사용되는 반도체 재료인 이유는 무엇입니까?
A: 실리콘, 게르마늄 및 질화갈륨은 모두 반도체에 사용할 수 있으며 실리콘은 게르마늄 및 질화갈륨보다 기계적 특성이 우수하고 밀도(2.33g/cm3)가 낮습니다
), 원료가 충분하고(모래), 열역학적 특성이 좋습니다. 게르마늄 재료가 처음 사용되었으며 현재 질화 갈륨은 고주파 또는 고속 아날로그 회로에 사용됩니다.
2. 고순도 폴리실리콘의 순도는 얼마입니까?
A: 99.99999999%(11N)입니다.
3. 용융 폴리 실리콘에서 단결정 실리콘을 제조하는 방법은 무엇입니까?
답변 : 스트레이트 풀 방법(CZ 방법), 마그네트론 스트레이트 풀 방법(MCZ 방법), 현탁 영역 용융 방법(FZ 방법).
4. 단결정 실리콘을 제조하는 데 사용되는 씨앗은 무엇입니까? 요구 사항은 무엇입니까?
답변 : 종자 결정. 격자는 표면에 산화물 층이 없고 긁힌 자국이 없이 손상되지 않은 상태로 유지되어야 합니다. 종자 결정을 사용하여 추출한 단결정 실리콘의 방향은 종자 결정의 방향과 동일합니다. 그 효과는 포화 된 바닷물의 결정화에 사용되는 교토 종의 효과와 유사하며, 이는 결정으로의 변환의 장벽 에너지 수준을 감소시킬 수 있습니다.
5. 웨이퍼 슬라이싱 공정과 관련된 단계는 무엇입니까?
A : 절단, 라운딩, 고정 입자 배향, 슬라이싱, 모따기, 연삭, 부식, 연마, 청소 및 검사.
6. 실리콘 웨이퍼의 직경은 얼마입니까? 더 큰 직경의 장점은 무엇입니까?
A : 3 인치, 4 인치, 6 인치, 8 인치, 12 인치, 18 인치. 현재 주류는 12인치입니다.
7. 에피택셜 공정이란 무엇입니까?
답변: 물리적 또는 화학적 방법으로 정기적으로 반도체 박막을 성장시키는 공정이 사용됩니다.
8. SOI 기술이란 무엇이며 이를 사용하면 어떤 이점이 있습니까?
A : SOI : 절연체에 실리콘. 문자 그대로의 의미는 실리콘 트랜지스터 구조가 절연체 위에 있다는 것이며, 원리는 실리콘 트랜지스터 사이에 절연체 물질을 첨가하여 둘 사이의 기생 커패시턴스를 원본보다 두 배 작게 만들 수 있다는 것입니다.
9. 기판에 에피택셜 층을 형성하면 어떤 이점이 있습니까?
A: 에피택셜 층의 결정 방향은 기판의 결정 방향과 동일하지만 에피택셜 성장 중에 혼입된 불순물의 유형과 농도는 기판의 그것과 다를 수 있습니다. 예를 들어, (1) 저도핑된 에피택셜 층은 고도핑된 기판 상에 성장할 수 있고, (2) P형 에피택셜 층은 N형에 성장하여 PN 접합을 직접 형성할 수 있으며, (3) 에피택셜 층의 두께를 조정할 수 있고, 복수의 에피택셜 층이 연속적으로 성장할 수 있으며, 이 방법에 의해 두께 및 도핑 농도를 조정하여 복잡한 구조를 갖는 에피택셜 층을 형성할 수 있다.
10. 에피택셜 층의 단점은 무엇입니까?
A: 장비가 복잡하고 비싸며 에피택셜 층의 성장 속도가 느립니다.
11. 에피택셜 층의 분류는 무엇입니까?
답변 : (1) 공정 방법에 따른 분류: 기체상 에피택시, 액상 에피택시, 고체상 에피택시, 분자 빔 에피택시
(2) 에피택셜 층/기판 재료에 따른 분류: 균질 에피택시 및 헤테로에피택시
(3) 공정 온도에 따른 분류: 고온 에피택시, 저온 에피택시, 가변 온도 에피택시.
(4) 에피택셜 층의 구조에 따른 분류: 일반 에피택시, 에피택시 및 다층 에피택시를 선택합니다.
12. 에피택셜 공정은 무엇에 사용됩니까?
답변: (1) 바이폴라 트랜지스터를 만드는 데 사용할 수 있습니다. (2) 래치업 효과를 피하고 실리콘 표면에 산화물의 침착을 피하십시오.
13. 산화 과정은 무엇입니까?
A: 실리콘 웨이퍼 표면에 이산화규소 박막을 성장시키는 과정.
14. 실리카의 구조는 무엇입니까?
답변: 사면체 구조에서 하나의 실리콘 원자는 4개의 산소 원자에 연결되고 1개의 산소 원자는 2개의 실리콘 원자에 연결됩니다.
15. 실리카 필름의 기능은 무엇입니까?
답변: 실리카 필름의 기능은 장치의 구성, 이온 주입 마스킹 필름, 금속 상호 연결층 사이의 절연 매체, 절연 공정의 절연 매체 및 패시베이션 보호 필름입니다.
16. CMOS의 미디어 분리 프로세스는 무엇입니까?
A: 국부 산화 실리콘(LOCOS) 및 얕은 트렌치 절연(STI)
17. 실리카는 열산화에 의해 어떻게 형성됩니까? 어떤 장점이 있습니까?
A: 고온에서 실리콘은 산소 또는 물과 반응하여 실리콘 웨이퍼 표면에 원하는 두께의 실리카를 성장시킵니다. 열산화에 의해 생성되는 실리카
18. 실리카를 제조하기 위한 열 산화의 메커니즘은 무엇입니까?
답변: (1) 실리콘은 산소 또는 물과 직접 반응하여 실리카를 형성합니다.
(2) 실리콘 표면에 실리카가 있으면 산화제는 먼저 확산 형태로 실리콘과 실리카 사이의 계면으로 이동한 다음 실리콘과 반응하여 실리카를 형성합니다.
19. 열 산화 방법의 분류는 무엇이며 각각의 특징은 무엇입니까?
답변 : (1) 건조 산소 산화: 실리카는 조밀한 구조, 우수한 균일성 및 반복성, 작은 핀홀 밀도 및 포토레지스트에 대한 우수한 접착력을 갖지만 이 방법의 성장 속도가 느리고 두꺼운 실리카를 성장시키기가 쉽지 않습니다
(2) 습식 산소 산화: 산화 속도가 빠르지만 생성된 실리카의 품질이 좋지 않고 구조가 느슨하고 조밀함이 좋지 않으며 핀홀 밀도가 크며 포토레지스트에 대한 접착력이 좋지 않습니다.
20. 반도체의 도핑 공정은 무엇입니까?
답변: 반도체의 기판 재료에 일정량의 불순물 원소를 도핑하고, 기판의 전기적 특성을 변경하고, 수요를 충족시키기 위해 불순물의 유형, 용량, 분포 및 깊이를 제어합니다.
21. 열확산이란 무엇입니까?
답변: 고온 및 특정 대기 조건에서 불순물은 확산의 형태로 기판 측정 영역으로 들어가고 기판 국소화 및 정량적 도핑 또는 PN 접합 형성 방법이 실현됩니다.
22. 일정한 표면 열 확산이란 무엇입니까?
A: 확산 과정에서 실리콘 웨이퍼 표면의 불순물 농도는 항상 변하지 않습니다.
23. Defined Surface Thermal Diffusion이란 무엇입니까?
답변: 확산 공정에서는 실리콘 웨이퍼 외부에 불순물 분위기가 없으며 불순물의 출처는 확산 전 얇은 층에 축적된 불순물의 총량으로 제한되며 확산 과정에서 새로운 불순물이 추가되지 않고 제한된 불순물에만 의존하여 기판으로 확산됩니다.
24. 2단계 확산 과정이란 무엇입니까?
답변: 일정한 표면 열 확산과 제한된 표면 열 확산의 조합으로 표면 불순물 농도 및 불순물 수의 요구 사항을 충족할 수 있습니다
25. 이온 주입이란 무엇입니까?
A: 이온화된 불순물을 전기장 가속으로 기판에 주입하고 격자 도핑 공정을 활성화하고 고온 어닐링에 의해 재개합니다.
26. 이온 주입의 목적은 무엇입니까?
답변: (1) 절연 과정에서 기생 채널을 방지하기 위해 채널 차단 주입을 실현할 수 있습니다. (2) MOSFET의 임계 전압을 조정합니다. (3) CMOS 튜브의 트랩과 활성 영역이 형성됩니다.
27. 어닐링의 기능은 무엇입니까?
답변 : (1) 격자 결함을 복원합니다. (2) 불순물을 활성화하여 전기적으로 활성으로 만듭니다.
28. 이온 주입 채널 효과는 무엇입니까? 그것을 피하는 방법?
A: 크리스탈은 특정 방향으로 평행한 채널 행처럼 보입니다. 이온이 채널 방향으로 이동할 때 운동이 거의 충돌하지 않고 깊게 주입됩니다. 이 경우, 이온 주입의 농도 분포를 제어하는 것이 어렵다. 이 효과를 피하기 위해 웨이퍼는 이온 주입 중에 7-10도 각도로 회전합니다.
29. 이온 주입의 특징은 무엇입니까?
답변: 불순물 농도가 제한되지 않고 접합 깊이가 정확하게 제어되며 측면 확산이 작고 저항 변동이 적고 어닐링 온도가 상온 주입의 경우 약 800도이며 격자 손상이 크고 장비가 복잡하며 비용이 높습니다.
30. 집적 회로에는 어떤 필름이 있습니까?
A: 반도체막(게이트 재료 및 저항 재료), 유전체 필름(절연 재료), 금속 필름(인터커넥트 재료)
31. CVD 프로세스의 원리는 무엇입니까? 방법은 무엇입니까?
답변: 원리: (1) 기체 반응물은 합리적인 유속으로 반응 챔버로 전달됩니다. (2) 기판 표면에 대한 반응물의 확산; (3) 반응물은 기판의 표면에 흡착되고; (4) 흡착된 원자는 기판 표면에서 화학 반응을 거쳐 박막을 형성합니다. (5) 생성된 반응 부산물은 기판 표면을 떠나 반응 챔버에서 배출됩니다.
방법 : 대기압 화학 기상 증착, 저압 화학 기상 증착, 플라즈마 강화 화학 기상 증착.
32. 물리적 기상 증착이란 무엇입니까?
답변: 물리적 과정을 통해 물질을 전달하는 과정으로, 주로 진공 증발 및 스퍼터링을 포함하여 대상 소스 가스 상태에서 기판으로 원자 또는 분자를 전달하여 박막을 형성하는 과정입니다.
진공 증발: 진공 조건에서 증발원은 가열되어 원자 또는 분자가 증발원에서 빠져나가도록 하여 증기 흐름을 형성하고 기판 표면으로 이동하여 응축되어 박막을 형성합니다.
스퍼터링: 하전된 이온이 전기장에서 가속되도록 하여 특정 운동 에너지를 갖도록 한 다음 대상 전극에 쏘게 합니다. 이온은 특정 에너지를 갖기 때문에 입사와 대상 원자가 충돌하여 대상 원자가 대상 물질에서 스퍼터링되도록 한 후 스퍼터링된 대상 원자는 특정 방향을 따라 기판으로 쏜 다음 기판 표면에 박막을 형성합니다.
33. 리소그래피란 무엇입니까?
A: 포토리소그래피 마스크의 기하학적 패턴을 반도체 표면을 덮고 있는 포토레지스트에 전달하는 과정입니다.
34. 리소그래피 공정과 관련된 단계는 무엇입니까?
답변 : 하단 필름 처리, 접착, 사전 베이킹, 노출, 현상, 필름 퍼밍, 개발 검사, 에칭, 탈검, 최종 검사
35. 포토레지스트의 성분은 무엇입니까?
A: 포토레지스트는 광감작 화합물, 매트릭스 수지 및 유기 용제의 혼합물로 형성된 젤라틴 액체입니다. 특정 파장의 빛에 노출되면 구조가 변합니다
36. 양극 접착제와 음극 접착제의 차이점은 무엇입니까? 장점과 단점은 무엇입니까?
답변: 포지티브 접착제: 노출된 부분은 노출 후 화학적 변화를 겪으며 개발자에 의해 용해될 수 있으며 형성된 패턴은 마스크의 패턴과 동일합니다.
네거티브 글루와 포지티브 글루는 정반대입니다.
네거티브 접착제와 비교할 때 포지티브 접착제는 해상도가 높고 그래픽 가장자리가 깔끔하며 부풀어 오르지 않고 접착제를 쉽게 제거할 수 있습니다. 음극 접착제는 내식성이 강합니다.
37. 에치(ETCCH)란 무엇입니까?
답변: 포토레지스트에 의해 구성된 패턴은 기판 재료로 완전히 전달되어 집적 회로 구성 요소의 패턴을 형성합니다.
38. 에칭 공정의 두 가지 유형은 무엇입니까?
A: 건식 에칭 및 습식 에칭. (1) 습식 에칭: 제거 목적을 달성하기 위해 적절한 화학 용액을 사용하여 PR로 보호되지 않는 영역의 재료를 용해성 물질로 용해시킵니다. 그것은 간단한 프로세스와 장비, 그리고 저렴한 비용을 가지고 있습니다. 그러나 선택성이 좋지 않고 화학 반응이 모든 방향으로 일어나 등방성이므로 이미지 왜곡이 발생하여 소규모 공정에서는 용납할 수 없습니다. (2) 드라이 에칭: 글로우 방전을 사용하여 플라즈마, 중성 원자 또는 자유 라디칼을 생성하고 이러한 입자와 에칭된 재료 사이의 화학 반응을 사용하여 박막 재료를 제거하는 목적을 달성합니다. 건식 에칭은 방향성이 좋지만 감광저항 영역과 비감광액 영역이 모두 에칭되기 때문에 감광액에 대한 요구 사항이 높습니다.
39. 이상적인 에치 기법의 특징은 무엇입니까?
답변: (1) 양호한 이방성, 횡방향 에칭 없이 수직 에칭만 가능합니다. (2) 우수한 에칭 선택성, PR에 포함되지 않는 영역의 에칭 속도가 PR에 의해 커버되는 영역의 에칭 속도보다 훨씬 큽니다. (3) 쉬운 가공, 큰 배치, 저렴한 비용 및 적은 오염.
40. CMOS의 기본 프로세스는 무엇입니까?
답변 : (1) n-well 주입 : PMOS 트랜지스터를 만드는 데 사용됩니다.
(2) p-well 주입 : NMOS 트랜지스터를 만드는 데 사용됩니다.
(3) 필드 주입: 기생 트랜지스터의 임계 전압을 조정하는 데 사용됩니다.
(4) PMOS 트랜지스터 임계값 주입 조정: 요구 사항을 충족하기 위해 PMOS 트랜지스터의 임계값 전압을 조정하는 데 사용됩니다.
(5) NMOS 트랜지스터 임계값 주입 조정: 요구 사항을 충족하기 위해 NMOS 트랜지스터의 임계값 전압을 조정하는 데 사용됩니다.
(6) 게이트 정의: 다결정 실리콘 게이트를 형성하고 장치를 구성합니다.
(7) NMOS LDD의 형성: 핫 캐리어 효과를 피하기 위해 NMOS 트랜지스터의 광 도핑 누설 구조가 형성됩니다
(8) PMOS LDD의 형성: PMOS 트랜지스터의 광 도핑 누설 구조가 형성됩니다.
(9) 측벽 형성 : 소스, 배수 지역 및 게이트를 효과적으로 격리;
(10) N + 소스 드레인 형성 : 심하게 도핑 된 N + 소스 드레인 영역의 형성;
(11) P+ 소스 누출 형성: 무거운 도핑된 P+ 소스 드레인 영역의 형성
(12) 규화물 형성 : 규화물 TiSi2가 형성됩니다.
(13) 상호 연결 형성: 박막 증착 기술을 사용하여 금속 알루미늄 와이어를 형성할 때 상호 연결된 금속의 층 수는 설계 및 공정 조건에 따라 결정됩니다
(14) 패시베이션: 패시베이션 보호층을 형성하여 칩을 긁힘으로부터 보호하고 외부 환경에 대한 칩의 민감도를 줄일 수 있습니다.
41. 집적 회로란 무엇입니까? 집적 회로 개발의 5 시대와 트랜지스터의 수에 대해 쓰십니까?
집적 회로: 특정 회로 또는 시스템 기능을 완성하기 위해 기판에 여러 전자 부품을 통합하는 것입니다.
집적 회로, 칩/부품 수, 산업 주기
1960년 이전에는 통합 1 없음
소규모 (SSI) 2-50 20 세기 초반 60 년대
중간 규모 (MSI) : 20 세기 60 년대부터 70 년대 초반까지 50-5000
대규모(LSI) 20세기 초반부터 70년대 후반까지 5,000-100,000명
70년대 후반부터 20세기 후반까지 100,000에서 1,000,000에 이르는 VLSI(Very Large Scale)
ULSI(Very Large Scale)는 20세기 후반부터 현재까지 100만 명 이상입니다.
42 반도체 산업의 발전 방향을 쓴다? 무어의 법칙이란 무엇입니까?
개발 방향: 칩 성능 향상 - 속도 향상(키 크기 감소, 통합 개선, 신소재 연구 및 개발), 전력 소비 감소.
칩 신뢰성 향상 – 오염을 엄격하게 제어합니다.
비용 절감 – 선폭이 줄어들고 웨이퍼 직경이 늘어납니다.
무어의 법칙에 따르면 IC 통합은 격년으로 두 배로 증가합니다.
1975년에는 IC 통합이 매년 두 배로 증가할 것이라는 내용으로 개정되었습니다.
43 피처 사이즈 CD란 무엇입니까?
CD(Critical Dimension)로 알려진 가장 작은 피처 크기는 종종 프로세스 난이도의 척도로 사용됩니다.
44. 용어 설명: high-k; 저-K; 팹리스; 팹라이트; IDM; 주조; 칩리스
High-K: 높은 유전 상수.
Low-K: 낮은 유전 상수.
팹리스(Fabless): 설계는 하지만 생산은 하지 않는 IC 설계 회사.
Fablite: 경량 웨이퍼 팹, 소수의 웨이퍼 제조 공장이 있는 IC 회사.
IDM: Integrated Device Manufactory Co., Ltd., 자체 브랜드로 웨이퍼 설계, 제조, 글로벌 마케팅에 이르기까지.
주조: 표준 공정 제작자 또는 전문 주조.
칩리스(Chipless): 칩을 생산하거나 설계하지 않지만, 반도체 회사에 라이선스를 부여한 IP 코어를 설계합니다.
45. 반도체 산업에서 8가지 다른 직업의 예를 제시하고 간략하게 설명하십시오.
1. 웨이퍼 제조 기술자 : 웨이퍼 제조 장비 운영을 담당합니다. 일부 장비 유지 보수 및 프로세스 및 장비에 대한 기본 결함 조회.
2. 장비 기술자: 실리콘 웨이퍼 제조 공정에서 장비의 올바른 작동을 보장하기 위해 결함에 대해 문의하고 고급 장비 시스템을 유지 관리합니다.
3. 장비 엔지니어: 실리콘 웨이퍼 생산을 위한 장비 설계 매개변수를 결정하고 장비 성능을 최적화하는 데 종사합니다.
4. Process Engineer: 제조 공정 및 장비의 성능을 분석하여 최적의 매개변수 설정을 결정합니다.
5. 실험실 기술자 : 실험실 작업, 설립 및 테스트 개발에 종사.
6: 수율/불량 분석 기술자: 웨이퍼 제조 공정에서 발생하는 문제의 근본 원인을 파악하기 위해 분석할 재료의 준비 및 분석 장비를 운영하는 등 결함 분석과 관련된 업무를 수행합니다.
7. 수율 개선 엔지니어: 수율 및 테스트 데이터를 수집 및 분석하여 웨이퍼 제조 성능을 향상시킵니다.
8. 시설 엔지니어: 웨이퍼 제조 공장의 화학 재료, 공기 정화 및 공통 장비 인프라에 대한 엔지니어링 설계 지원을 제공합니다.
46. 가장 일반적인 반도체 재료는 무엇입니까? 이 자료를 사용하는 가장 일반적인 이유는 무엇입니까?
A: 가장 일반적인 반도체 재료는 실리콘입니다. 이유: 1. 실리콘의 풍부함; 2. 용융 온도가 높을수록 공정 허용 오차가 높아집니다. 3. 더 넓은 작동 온도 범위; 4. 실리카의 자연 생성.
47. 실리콘에 비해 갈륨 비소의 장점은 무엇입니까?
A: 갈륨 비소는 실리콘보다 전자 이동도가 높 GaAs는 또한 기생 커패시턴스와 신호 손실을 줄이는 특성을 가지고 있습니다. 이러한 특성으로 인해 집적 회로는 실리콘으로 만들어진 회로보다 빠릅니다. GaAs 장치의 신호 속도가 향상되어 통신 시스템의 고주파 마이크로파 신호에 응답하고 이를 전기 신호로 정확하게 변환할 수 있습니다. 실리콘 기반 반도체는 너무 느려서 마이크로파 주파수에 반응하지 못합니다. GaAs 재료의 저항률이 높기 때문에 전기적 성능의 손실없이 GaAs 기판에서 제조 된 반도체 장치를 쉽게 분리 할 수 있습니다.
48. 웨이퍼 팹에 사용되는 탈이온수의 개념을 설명하십시오.
답변: 탈이온수: 전도성 이온이 없는 반도체 제조 공정에 널리 사용되는 용매입니다. DI Water는 pH 7이며 산도 염기도 아니며 중성입니다. 그것은 많은 이온 화합물과 원자가 화합물을 포함한 다른 물질을 용해 할 수 있습니다. 물 분자(H2O)가 이온 화합물을 용해시킬 때 이온 화합물 사이의 이온 결합을 극복하여 이온을 분리한 다음 이온을 둘러싸고 마지막으로 액체로 확산됩니다.
49. 웨이퍼 팹에 사용되는 5가지 범용 가스의 예.
답: 산소(O2), 아르곤(Ar), 질소(N2), 수소(H2) 및 헬륨(He)
50. 클린룸에 대한 일반적인 설명을 제공하십시오.
A: 클린룸은 입자, 금속, 유기 분자 및 정전기 방전(ESD)과 같은 오염으로부터 외부 환경과 격리된 웨이퍼 제조 시설입니다. 일반적으로 이는 이러한 얼룩이 최첨단 테스트 장비의 감지 수준 내에서 감지되지 않는다는 것을 의미합니다. 클린룸은 또한 반도체 제조에 사용되는 웨이퍼 생산 시설이 오염으로부터 보호되도록 보장하기 위해 광범위한 절차와 관행을 따르는 것을 의미합니다.
51. 실리콘 웨이퍼의 자연 산화물 층은 무엇입니까? 자연 산화물 층으로 인해 발생하는 세 가지 유형의 문제는 무엇입니까?
A: 천연 산화물 층: 실온의 공기 또는 용존 산소를 포함하는 탈이온수에 노출되면 실리콘 웨이퍼의 표면이 산화됩니다. 이 얇은 산화물 층을 천연 산화물 층이라고 합니다. 실리콘 웨이퍼의 초기 자연 산화물 층 성장은 수분으로 시작되며, 실리콘 웨이퍼의 표면이 공기에 노출되면 수십 개의 물 분자 층이 실리콘 웨이퍼에 흡착되어 1초 이내에 실리콘 표면으로 침투하여 실리콘 표면이 실온에서도 산화됩니다. 자연 산화물 층으로 인한 문제는 다음과 같습니다 : (1) 실리콘 웨이퍼에서 단결정 박막의 성장 및 초박형 산화물 층의 성장과 같은 다른 공정 단계를 방해합니다. (2) 또 다른 문제는 산화물 층이 있는 경우 금속 도체의 접촉 영역에 있어 접촉 저항을 증가시키고 전류가 흐르는 것을 줄이거나 방지합니다. (3) 반도체의 성능 및 신뢰성에 큰 영향을 미친다
52. 웨이퍼 제조 공장의 7가지 오염원의 예.
답변: 실리콘 웨이퍼 제조 공장의 7가지 오염원: (1) 공기: 정화 수준은 클린룸의 공기 중 입자 크기와 밀도를 특징으로 하는 클린룸의 공기 질 수준을 보정합니다. (2) 사람: 사람은 입자의 생산자이며 클린룸 안팎의 직원의 지속적인 출입은 클린룸에서 가장 큰 오염원입니다. (3) 공장: 반도체 제조가 매우 깨끗한 환경에서 이루어지기 위해서는 클린룸 영역의 입력과 출력을 제어하기 위한 체계적인 접근 방식을 채택해야 합니다. (4) 물: 고품질의 초순수 탈이온수가 대량으로 필요하며, 도시의 물은 다량의 오염물을 함유하고 있어 실리콘 웨이퍼 생산에 사용할 수 없습니다. 탈이온수는 웨이퍼 생산에서 가장 일반적으로 사용되는 화학 물질입니다(5) 공정 화학 물질: 성공적인 소자 수율과 성능을 보장하려면 반도체 공정에 사용되는 액체 화학 물질에 오염이 없어야 합니다. (6) 공정 가스: 가스는 정수기와 가스 필터를 통해 흐릅니다. 불순물과 입자를 제거합니다. (7) 생산 설비: 반도체 실리콘 웨이퍼를 제조하는 데 사용되는 생산 장비는 실리콘 웨이퍼 생산에서 가장 큰 입자 공급원입니다.
53. 공기질 정화 수준을 설명하십시오.
A: 정화 수준은 클린룸의 공기 질 수준으로, 클린룸의 공기 중 입자의 크기와 밀도를 특징으로 합니다. 이 그림은 입자 오염을 줄이기 위해 입자를 제어할 수 있는 방법을 보여줍니다. 정화 수준은 미국 연방 기준 2009.If에서 기인했습니다 청정실 수준은 수준 1 청정실과 같은 입자의 수에 의해서만 나타납니다, 단지 1개의 0.5um 입자는 받아들여질 것입니다. 이는 0.5um보다 크거나 같은 크기에 대해 입방 피트당 최대 하나의 입자가 허용됨을 의미합니다.
54. 정화실의 무도회장 같은 배치를 설명하십시오.
A: 클린룸의 볼룸 스타일 레이아웃은 대형 제조실을 위한 10,000층 생산실과 층류 작업대를 위한 100층 생산 환경입니다.
55. 물의 탈이온화를 설명하십시오. 물은 어떤 저항 수준에서 탈이온화된 것으로 간주됩니까?
A: 탈이온수를 만드는 데 사용되는 탈이온화 공정은 특수 이온 교환 수지를 사용하여 전기 활성염에서 이온을 제거하는 것을 말합니다 18MΩ-cm 저항 수준의 물은 탈이온화된 것으로 간주됩니다.
56. RCA 청소 과정을 설명하십시오.
A: 업계 표준 습식 세척 공정은 20세기 60년대 RCA(Radio Corporation of America)에서 제안한 RCA 세척 공정이라고 합니다. RCA 습식 세척은 표준 세척 용액 1번(SC-1)과 표준 세척 용액 2번(SC-2)의 두 가지 화학 용액에 대한 일련의 순차적 침지로 구성됩니다. SC-1의 화학 성분은 NH4OH / H2O2 / H2O이며,이 세 가지 화학 물질은 1 : 1 : 5에서 1 : 2 : 7의 비율에 따라 혼합되며, 알칼리 용액으로 입자 및 유기 물질을 제거 할 수 있으며, SC-1 습식 세척은 주로 산화 입자 또는 전기 반발을 통해 작동합니다. SC-2의 구성 요소는 HCL/H2O2/H2O이며, 1:1:6에서 1:2:8의 비율로 혼합되어 실리콘 웨이퍼 표면의 금속을 제거합니다. 개선된 RCA 청소는 섭씨 45도까지 낮은 온도에서도 수행할 수 있습니다
57. 실리콘 웨이퍼에 대한 일반적인 습식 세정 순서를 보여줍니다.
웨이퍼 세척 단계 : (1) H2SO4 / H2O2 (피라냐) : 유기물 및 금속; (2) UPW 청소(초순수): 청소; (3) HF / H2O (묽은 HF) : 천연 산화물 층; (4) UPW 청소: 청소; (5) NH4OH / H2O2 / H2O (SC-1) : 과립; (6) UPW 청소: 청소; (7) HF/H2O: 천연 산화물 층; (8) UPW 청소: 청소; (9) HCL / H2O2 / H2O (SC-2) : 금속; (10) UPW 청소: 청소; (11) HF/H2O: 천연 산화물 층; (12) UPW 청소: 청소; (13) 건조 : 건조
58. 집적 회로의 기초를 형성하는 트랜지스터의 분류에 따라 어떤 유형의 집적 회로를 분류 할 수 있습니까? 각 유형의 특징은 무엇입니까?
A: 바이폴라 집적 회로, MOS 집적 회로, 바이폴라 MOS(BiMOS) 집적 회로의 세 가지 유형이 있습니다.
바이폴라 집적 회로: 사용되는 능동 장치는 바이폴라 트랜지스터로 고속 및 강력한 구동 능력의 특성을 갖지만 전력 소비가 높고 집적 능력이 낮습니다.
MOS 집적 회로: 사용되는 능동 장치는 높은 입력 임피던스, 강력한 간섭 방지 기능, 낮은 전력 소비 및 높은 집적적의 특성을 가진 MOS 트랜지스터입니다.
바이폴라 MOS(BiMOS) 집적 회로: 바이폴라 및 MOS 트랜지스터를 모두 포함하며 특성: 고속, 강력한 구동 능력, 강력한 간섭 방지 기능, 저전력 소비 및 고집적의 장점을 결합하지만 제조 공정이 복잡합니다.
59. 수동 구성 요소란 무엇입니까? 다음은 수동 구성 요소의 두 가지 예입니다. 활성 구성 요소란 무엇입니까? 다음은 활성 구성 요소의 두 가지 예입니다.
A: 수동 부품: 외부 전원 공급 장치 없이 특성을 표시할 수 있는 전자 부품입니다. 이러한 구성 요소는 전원 공급 장치에 연결되어 있는지 여부에 관계없이 전류를 전송할 수 있습니다. 저항기, 커패시터와 같은.
능동 구성 요소: 내부에 전원 공급 장치가 있어 특정 기능을 수행하기 위해 에너지원이 필요하지 않으며 전류의 방향을 제어하고 신호를 증폭할 수 있습니다. 다이오드, 트랜지스터와 같은.
60. CMOS 기술이란 무엇입니까? ASIC이란 무엇입니까?
A: CMOS(Complementary Metal-Oxide-Semiconductor) 기술: 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET) 쌍이 단일 실리콘 웨이퍼에 통합되어 있습니다. 집적 회로는 낮은 전력 소비, 넓은 작동 전압 범위, 큰 로직 스윙, 회로의 강력한 간섭 방지 능력을 가지며 절연 게이트 구조는 CMOS 장치의 입력 저항을 매우 크게 만들어 CMOS 동안 동일한 로직 게이트를 구동하는 능력이 다른 시리즈보다 훨씬 강합니다.
ASIC: (Application Specific Integrated Circuits)는 특정 사용자 요구 사항 또는 특정 전자 시스템의 요구 사항에 대응하여 설계 및 제조된 집적 회로를 나타냅니다. 장점은 작은 크기, 가벼운 무게, 낮은 전력 소비, 우수한 신뢰성, 고성능에 대한 쉬운 액세스, 우수한 기밀성 및 대량 적용 시 상당한 비용 절감입니다.
61. 반도체 등급의 실리콘을 얻기 위한 세 단계의 예를 제시하십시오. 반도체 등급 실리콘의 순도는 얼마입니까?
1단계: 실리카를 탄소로 가열하여 야금 등급 실리콘을 준비합니다.
2단계: 야금 등급 실리콘을 화학 반응하여 트리클로로실란을 생성합니다.
3단계: Siemens 방법을 사용하여 트리클로로실란과 수소를 반응시켜 반도체 등급 실리콘을 생산합니다.
순도 최대 99.9999999999%
62. 원통형 단결정 실리콘 잉곳을 실리콘 웨이퍼에 준비하는 데 필요한 공정은 무엇입니까?
성형, 슬라이싱, 연삭 및 챔퍼링, 에칭, 연마, 세정, 웨이퍼 평가, 패키징
63. 에피택셜 층이란 무엇입니까? 실리콘 웨이퍼에 에피택셜 층이 사용되는 이유는 무엇입니까?
에피택셜 층은 실리콘의 에피택셜 층에서 실리콘 기판을 종자 결정으로 사용하여 성장한 박막층을 말하며 새로운 에피택셜 층은 실리콘 웨이퍼의 결정 구조를 복제하며 구조는 원래 실리콘 웨이퍼보다 더 규칙적입니다. 에피택시는 웨이퍼 기판과 독립적인 에피택셜 층의 도핑 두께, 농도 및 프로파일을 제어할 수 있는 기능과 같이 소자 설계자에게 소자 성능을 최적화하는 데 있어 상당한 유연성을 제공하며, 이러한 제어는 에피택셜 성장 중 도핑을 통해 달성할 수 있습니다. 에피택셜 층은 또한 CMOS 장치의 래치업 효과를 줄일 수 있습니다.
64. 반도체 품질 측정에 대한 정의를 제공하십시오. 집적 회로 제조에서 12가지 다른 품질 측정의 예가 제공됩니다
반도체 품질 측정은 웨이퍼 제조에 대한 사양 요구 사항을 정의하여 소자 성능과 신뢰성이 충족되도록 합니다. 집적 회로 제조에는 12가지 품질 측정이 있습니다. 1. 필름 두께 2. 사각 저항 3. 필름 응력 4. 굴절률 5. 도핑 농도 6. 패턴 표면 결함 없음 7. 패턴 표면 결함 8. 임계 치수 9. 걸음 수 적용 범위 10. 오버레이 마킹 11. 용량-전압 특성 12. 접촉각
65. 웨이퍼 임계 치수 측정을 위한 주요 도구는 무엇입니까?
실리콘 웨이퍼의 임계 치수 측정을 위한 주요 도구는 100,000배에서 300,000배까지 확대할 수 있는 주사전자현미경(SEM)으로, 이는 실리콘 웨이퍼의 단면 부분을 볼 때 결함에 대한 정보를 제공하고 EDX 또는 FIB와 같은 다른 분석 기술과 함께 자주 사용되는 광학 현미경보다 훨씬 높습니다.
66. 투영 전자 에너지 현미경을 설명하십시오.
TEM은 가속되고 집중된 전자빔을 매우 얇은 샘플에 투사하고 전자는 샘플의 전자와 충돌하고 전자는 샘플의 원자와 충돌하여 방향을 변경하여 입체각 산란을 일으키고 산란 각도의 크기는 샘플의 밀도 및 두께와 관련이 있으므로 밝고 어두운 다른 이미지를 형성할 수 있습니다. TEM은 실리콘 웨이퍼에서 일정량의 매우 작은 피처 크기를 측정할 수 있는 유일한 측정 도구입니다
67. 4가지 진공 범위를 예시하고 설명하십시오.
4가지 진공 범위: (1) 낮은 수준의 진공: 공기 흐름은 주로 분자 간 충돌(홀드업이라고도 함)에 의해 생성되며 압력은 기계적 압력 게이지로 측정할 수 있을 만큼 충분히 높습니다. (2) 중간 진공 : 범위는 1 Torr에서 10 e-3 Torr입니다. (3) 고급 진공 : 가스 분자 간의 충돌이 거의 없습니다. (4) 초고품격 진공(Ultra-high-grade vacuum) : 고품위급 진공의 연장선상에 있는 것으로, 진공챔버의 설계와 엄격한 재료 관리를 통해 원치 않는 가스 성분을 최소화합니다.
68. 1차 펌프와 진공 펌프를 사용하는 이유를 설명하십시오.
A: 진공 상태의 압력이 감소하면 가스 분자 사이의 공간이 증가하여 시스템을 통한 가스 흐름과 공정 챔버의 플라즈마 생성에 중요한 요소가 됩니다. 1차 펌프는 캐비티의 원래 공기 또는 기타 구성 요소의 99.99%를 제거할 수 있지만 고급 진공 펌프는 10e-3 torr에서 10e-9 torr의 압력 범위를 가진 고급 및 초고급 진공을 얻는 데 사용됩니다.
69. IC 제조 공정에서 5가지 전기 테스트를 설명하고 설명합니다.
A: IC 생산 공정에는 5가지 전기 테스트가 있습니다: (1) IC 설계 검증: 새로운 칩 설계를 설명, 디버그 및 검증하여 생산 전에 수행되는 사양을 충족하는지 확인합니다. (2) 온라인 매개변수 테스트: 프로세스를 모니터링하기 위해 제품 프로세스 검사 테스트는 생산 프로세스의 초기 단계(프런트 엔드)에서 수행됩니다. 웨이퍼 제조 공정 중에 수행됩니다. (3) 웨이퍼 피킹 테스트(프로브): 각 칩이 제품 사양을 충족하는지 확인하기 위한 제품 기능 테스트. 실리콘 웨이퍼가 제조된 후 수행됩니다. (4) 신뢰성: 집적 회로의 전원을 켜고 고온에서 테스트하여 조기 고장을 감지합니다(때로는 온라인 매개변수 테스트에서도 실리콘 수준 신뢰성 테스트가 수행됨). 패키지의 IC에서 수행됩니다. (5) 최종 테스트 : 제품 사양을 사용한 제품 기능 테스트. 패키지의 IC에서 수행됩니다.
70. 온라인 파라메트릭 테스트를 수행해야 하는 5가지 이유를 제공하고 설명하십시오.
A: 온라인 파라메트릭 테스트를 하는 5가지 이유는 다음과 같습니다: (1) 공정 문제 식별: 웨이퍼 제조 공정의 공정 문제를 조기에 식별(웨이퍼 제조가 이미 완료될 때까지 기다렸다가 테스트에 문제가 있음을 발견하는 대신). (2) Pass/Fail Criteria: Pass/Fail 기준에 따라 실리콘 웨이퍼의 제조 공정을 계속할지 여부를 결정합니다. (3) 데이터 수집: 공정을 개선하기 위해 웨이퍼 데이터를 수집하여 공정 성향(예: 채널 길이의 변화)을 평가합니다. (4) 특수 테스트: 필요한 경우 특수 성능 매개변수(예: 특별한 고객 요구 사항)를 평가합니다. (5) 웨이퍼 레벨 신뢰성: 신뢰성과 공정 조건 간의 관계를 결정해야 하는 경우 무작위 웨이퍼 레벨 신뢰성 테스트를 수행합니다
71. IC 신뢰성이란 무엇입니까? 노화 테스트란 무엇입니까?
IC 신뢰성은 장치가 예상 수명 동안 작동 환경에서 정상적으로 작동할 확률, 즉 집적 회로를 정상적으로 사용할 수 있는 시간을 나타냅니다. 번인(Burn-in) 테스트는 매우 까다로운 환경(예: 온도를 85°C로 올리고 바이어스 전압을 높임)에서 칩에 전원을 공급하여 내구성이 떨어지는 구성 요소를 비활성화하여 고객에게 전달되지 않도록 하는 테스트이지만, 종종 수십 시간 또는 수백 시간의 오랜 테스트 시간이 필요하므로 비용과 시간이 많이 소요되는 작업입니다
72. 온라인 파라메트릭 테스트의 4가지 주요 하위 시스템의 예.
온라인 파라미터 테스트의 4가지 주요 하위 시스템은 다음과 같습니다: (1) 프로브 카드 인터페이스: 자동 테스터와 테스트할 장치 간의 인터페이스입니다. (2) 웨이퍼 포지셔닝: 실리콘 웨이퍼를 테스트하려면 프로브와 접촉하는 실리콘 웨이퍼의 프로브 위치를 먼저 결정해야 합니다. (3) 테스트 장비: 고급 집적 회로에는 테스트 프로세스를 제어하는 테스트 구조에서 서브 마이크로암페어 수준의 전류 및 마이크로노멀 레벨 커패시턴스를 빠르고 정확하며 반복적으로 측정할 수 있는 자동 테스트 장비가 필요합니다 (4) 네트워크 호스트 또는 클라이언트로서의 컴퓨터: 테스트 시스템의 작동을 안내하는 컴퓨터에는 테스트 소프트웨어 알고리즘, 자동 테스트 장비, 실리콘 웨이퍼 위치 지정을 위한 프로빙 및 제어 소프트웨어, 테스트 데이터의 저장 및 제어, 시스템 보정 및 오류 진단.
73. 웨이퍼 피킹 테스트에서 세 가지 일반적인 전기 테스트를 예시하고 설명하십시오.
웨이퍼 피킹 테스트에는 세 가지 일반적인 전기 테스트가 있습니다: (1) DC 테스트: 첫 번째 전기 테스트는 프로브와 본딩 조인트 사이의 전기적 접촉이 양호한지 확인하기 위한 연결성 검사입니다. 이 검사는 기술자의 테스터가 제대로 설치되었는지 확인합니다. (2) 출력 검사: 실리콘 웨이퍼 선택 테스트는 칩의 성능을 확인하기 위해 출력 신호를 테스트하는 데 사용됩니다. 주요 목적은 출력에 의해 표시되는 비트 레벨(로직 "1" 또는 높음, 로직 "0" 또는 낮음)이 예상과 일치하는지 확인하는 것입니다. (3) 기능 테스트: 기능 테스트는 칩이 제품 데이터 사양의 요구 사항에 따라 작동하는지 확인합니다. 기능 테스트 소프트웨어 프로그램은 칩의 모든 측면을 테스트하여 테스트 대상 디바이스에 바이너리 테스트 그래픽을 추가하고 출력의 정확성을 검증합니다.
74. 인쇄 회로 기판이란 무엇입니까?
백플레인 또는 캐리어라고도 하는 인쇄 회로 기판(PCB)은 솔더를 사용하여 칩을 기판으로 전달하는 회로를 상호 연결하는 동시에 연결을 나머지 제품의 전자 하위 시스템에 대한 인터페이스로 사용합니다.
75. 전통적인 조립의 4 단계의 예를 제공하십시오.
전통적인 집합의 4개 단계가 있습니다: 1. 후에 엷게 하기; 2. 샤딩; 3. 설치; 4. 와이어 본딩
76. 가장 널리 사용되는 두 가지 집적 회로 포장재의 예.
가장 널리 사용되는 두 가지 IC 패키징 재료는 플라스틱과 세라믹입니다
77. 플라스틱 캡슐화의 6가지 다른 형태에 대한 예 및 설명. 세라믹 포장을 위한 두 가지 주요 포장 방법은 무엇입니까?
A: 6가지 플라스틱 패키지 형태가 있습니다: (1) DIP(Dual In-Line Package): 일반적으로 회로 기판의 구멍을 통해 아래로 구부러지는 두 줄의 잭형 핀이 있습니다. (2) SIP(Single In-line Package): 집적 회로 조립체가 차지하는 공간을 줄이기 위한 DIP의 대안입니다. (3) TSOP(Thin Small Form Factor Package): 메모리 및 스마트 카드에 널리 사용되는 걸윙 표면 실장 기술이 적용된 핀은 해당 압력 지점과 함께 회로 기판의 양쪽에 붙여집니다. (4) QFP(Western Flat Package): 쉘의 4면 모두에 고밀도 분포를 가진 핀 장착형 표면 실장 부품입니다. (5) J-핀이 있는 PLCC) (6) LCC(Leadless Chip Carrier): 낮은 평탄면을 유지하기 위해 전극을 튜브 쉘 주위로 감싼 패키지입니다
78. 7가지 첨단 패키징 기술이 언급됩니다.
7가지 첨단 패키징 기술은 다음과 같습니다: (1) 플립 칩(Flip chip): 칩의 활성 면(표면 접합 압력 지점 포함)이 베이스를 향하는 페이스트 및 패키지 기술입니다. (2) 볼 그리드 어레이(BGA): 핀 그리드 어레이와 유사한 패키지 디자인을 가지고 있으며 베이스를 회로 기판에 연결하기 위한 공융 Sn/Pb 솔더 볼이 있는 표면 어레이를 형성하기 위해 세라믹 또는 플라스틱 베이스가 있습니다. (3) COB(Chip-on-board): 집적 회로 칩을 사용하여 직접 칩 본딩이라고도 하는 다른 SMT 및 PIH 구성 요소와 함께 베이스에 직접 고정하도록 개발되었습니다. (4) 테이프 & 릴 오토매틱 본딩(TAB): 비닐봉지를 새로운 시트 캐리어로 사용하는 I/O 패키징 방식입니다. (5) 다중 칩 모듈(MCM): 여러 개의 칩이 동의 기반에 고정되는 패키징 형태입니다. (6) CSP(Chip Scale Packaging): 일반적으로 칩 설치 공간의 1.2배 미만인 집적 회로 패키징 형태로 정의됩니다. (7) 웨이퍼 레벨 패키징: 다이싱 전에 실리콘 웨이퍼에 첫 번째 수준의 상호 연결과 패키징 I/O 끝단을 형성하는 것입니다.
79. 칩 공장의 6가지 생산 영역을 예로 들어 각 생산 영역에 대해 간략하게 설명합니다.
답변: 칩 공장은 일반적으로 확산 영역, 리소그래피 영역, 에칭 영역, 이온 주입 영역, 박막 성장 영역 및 연마 영역의 6가지 생산 영역으로 나뉩니다.
확산 영역은 고온 기술과 필름 축적이 수행되는 영역이며 주요 장비는 고온로 및 습식 세척 장비입니다.
(2) 리소그래피 영역은 칩 제조의 핵심 영역으로, 실리콘 웨이퍼의 표면을 덮고 있는 포토레지스트로 회로 패턴을 전달하기 위해 노란색 형광관으로 조명됩니다.
(3) 에칭 공정은 포토레지스트 보호가 없는 실리콘 웨이퍼에 영구적인 패턴을 남기는 것입니다.
(4) 이온 주입은 고압과 자기장을 사용하여 도핑할 불순물이 있는 가스를 제어하고 가속하는 것입니다. 고에너지 불순물 이온은 젤라틴화된 실리콘 웨이퍼의 표면을 관통하여 대상 실리콘 웨이퍼를 형성합니다.
(5) 필름 성장은 주로 생산의 각 단계에서 유전층과 금속층의 증착을 담당합니다.
(6) 연마, 즉 CMP(Chemical Mechanical Planarization) 공정은 실리콘 웨이퍼의 표면을 평평하게 만드는 것입니다.
80. 이온 주입 전에 일반적으로 성장해야 하는 산화물 층의 목적은 무엇입니까?
답변: 산화물 층은 표면을 오염으로부터 보호하고 사출 손상을 방지하며 사출 온도를 제어합니다.
81. 이온 주입 후 어닐링하는 이유는 무엇입니까?
A: 전진하고, 불순물을 활성화하고, 손상을 복구하십시오.
82. 리소그래피 및 에칭의 목적은 무엇입니까?
A: 포토리소그래피의 목적은 회로 패턴을 실리콘 웨이퍼의 표면을 덮고 있는 포토레지스트로 전달하는 것이고, 에칭의 목적은 포토레지스트 보호가 없는 실리콘 웨이퍼에 영구적인 패턴을 남기는 것입니다. 즉, 패턴이 실리콘 웨이퍼의 표면으로 전달됩니다.
83. LDD 프로세스를 사용하고 싶은 이유는 무엇입니까? 채널 누설 전류를 어떻게 줄일 수 있습니까?
A: 채널 길이가 짧아지면 소스 누설 가능성이 높아져 원치 않는 누설 전류가 발생하므로 LDD 프로세스가 필요합니다. 광 도핑 누출 주입은 비소 및 BF2와 같은 더 큰 도핑 물질이 실리콘 웨이퍼의 상부 표면을 비정질로 만듭니다. 거대한 재료와 표면 비정질 상태의 조합은 얕은 접합을 유지하는 데 도움이 되므로 소스와 드레인 사이의 채널 누설 전류 영향을 줄이는 데 도움이 됩니다.
84. 트랜지스터 게이트 구조의 형성이 왜 그렇게 중요한 과정입니까? 게이트 길이가 작으면 어떤 문제가 발생합니까?
A: 가장 얇은 게이트 산화물 층의 열 성장과 전체 집적 회로 공정에서 물리적 규모에서 가장 작은 구조인 폴리실리콘 게이트의 마킹 및 에칭이 포함되기 때문입니다. 폴리실리콘 게이트의 너비는 일반적으로 웨이퍼를 가로지르는 가장 중요한 CD 선폭입니다.
게이트의 너비가 줄어들면 게이트 구조 아래의 채널 길이(소스와 드레인 사이의 실리콘 영역)도 줄어듭니다. 트랜지스터의 채널 길이 감소는 소스와 드레인 사이의 전하 통과 가능성을 높이고 원치 않는 채널 누설 전류를 유도합니다.
85. 금속 복합 층에 사용되는 재료를 설명하십시오.
A: 다음을 포함한 샌드위치 금속 구조가 사용됩니다.
(1) Ti의 증착은 텅스텐 플러그와 금속의 다음 층을 잘 결합시키고 층간 매체는 잘 결합됩니다.
(2) Al, Au 합금, 전기 이주에 저항하기 위해 구리를 첨가;
(3) 다음 리소그래피를 위한 반사 방지층으로서의 TiN;
86. STI 절연 기술에서 건식 이온 에칭을 사용하여 홈을 형성하는 이유는 무엇입니까?
답변: 드라이 에칭은 종횡비를 보장하는 데 사용됩니다.
87. 집적 회로에서 실리카 필름의 응용 분야는 무엇입니까?
(1) SiO2 치밀화로 인한 장치 보호(긁힘 및 오염 방지);
(2) 표면 패시베이션(포화 서스펜션 키, 인터페이스 상태 감소; 일정한 두께가 필요하여 누설 전류 등을 줄입니다.);
(3) 절연 매체 및 절연 (LOCOS, STI)으로 사용 : 절연 (예 : 필드 산소, 특정 두께 필요), (4) 절연 그리드 (균일 한 필름 두께, 전하 및 불순물 없음, 건조 산소 산화 필요), 다층 배선 절연층, 용량 성 매체 등;
(5) 도핑된 마스크의 선택적 확산
88. 수증기 산화의 화학 반응을 설명하면 수증기 산화는 건조 산소 산화에 비해 빠르거나 느릅니까? 왜?
화학 반응 : Si + 2H2O->SiO2 + 2H2
수증기 산화는 수증기가 산소보다 더 빨리 확산되고 실리카에 대한 용해도가 높기 보다 빠릅니다
89. 열 산화 과정을 설명하십시오.
(1) 건조산소 : Si+O2 SiO2
산화 속도가 느리고 산화물 층이 건조하고 조밀하며 균일 성과 반복성이 좋으며 포토 레지스트가
좋은 접착력
(2) 수증기 산화 : Si + H2O SiO2 (고체) + H2 (가스)
산화 속도가 빠르고, 산화물 층이 느슨하고, 균일 성이 좋지 않으며, 포토레지스트에 대한 접착력이 좋지 않습니다.
(3) 습식 산소 : 산소는 수증기를 운반하므로 Si와 산소 반응이 모두 있으며 수증기 반응이 있습니다
산화 속도와 산화 품질은 위의 두 가지 방법 사이입니다
90. 산화 속도에 영향을 미치는 요인은 무엇입니까?
도펀트, 결정 방향, 압력, 온도, 수증기
91. 열적으로 성장한 SiO2 – Si 시스템의 전하는 무엇입니까?
계면 트랩 전하, 가동 산화물 전하
92. 수직로 시스템의 다섯 부분은 무엇입니까? 예를 들어 간략하게 설명하십시오.
프로세스 챔버, 실리콘 웨이퍼 전송 시스템, 가스 분배 시스템, 배기 가스 시스템, 온도 제어 시스템
공정 챔버는 실리콘 웨이퍼가 가열되는 장소이며, 실리콘 웨이퍼 이송 시스템은 수직 석영 벨, 다중 구역 가열 저항선 및 가열 튜브 슬리브로 구성되어 공정 챔버에서 실리콘 웨이퍼를 로딩 및 언로딩하고, 자동 기계는 시트 랙 테이블, 퍼니스 테이블, 로딩 테이블 및 냉각 테이블 사이를 이동하며, 가스 분배 시스템은 올바른 가스를 퍼니스 튜브에 통과시켜 퍼니스의 분위기를 유지하고, 제어 시스템은 프로세스 시간 및 온도 제어, 프로세스 단계 순서, 가스 유형, 공기 유량, 온도 상승 및 하강 속도, 실리콘 웨이퍼의 로딩 및 언 로딩과 같은 퍼니스의 모든 작업을 제어합니다
93. 영화란 무엇입니까? 허용 가능한 필름의 8가지 특성이 열거되고 설명됩니다.
박막: 다른 두 차원의 치수보다 치수가 훨씬 작은 고체 물질을 말합니다.
우수한 걸음 수 범위, 높은 종횡비 갭 충진 용량(>3:1)
균일한 두께(핀홀, 결함 방지), 고순도 및 고밀도, 제어된 화학 물질 주입
구조적으로 온전하고 응력이 낮으며 접착력이 우수합니다(박리, 균열로 인한 누출 방지)
94. 영화 성장의 세 단계를 열거하고 설명합니다.
(1) 결정핵 형성
분리된 작은 막층은 기판 표면에 형성되며 추가 막 성장의 기초가 됩니다.
(2) 다발로 응축
섬(Si)이 형성되고 섬은 계속 성장합니다
(3) 연속 피막 형성
섬 다발은 수렴하여 고체 연속막을 형성합니다 증착된 필름은 단결정(예: 에피택셜 층), 다결정(다결정 실리콘 게이트) 및 비정질(절연 매체, 금속 필름)일 수 있습니다.
95. 다층 금속화란 무엇입니까? 칩 가공에 필요한 이유는 무엇입니까?
다층 금속화(Multilayer metallization): 실리콘 웨이퍼에 고밀도 장치를 연결하는 데 사용되는 금속층과 절연층입니다.
임계층(Critical layer): 선폭이 장치의 특성 치수에 맞게 에칭되는 금속층입니다.
ULSI 집적 회로의 경우 형상 크기 범위는 게이트를 형성하는 폴리실리콘, 게이트 산소 및 웨이퍼 표면에 가장 가까운 금속층입니다.
유전층
층간 매체(ILD)
ILD-1: 절연 트랜지스터 및 상호 연결된 금속층; 트랜지스터와 표면 불순물을 분리합니다. low-k 매체는 시간 지연을 줄이고 속도를 높이기 위해 중간층 매체로 사용됩니다.
96. 그동안 축적된 5대 기술을 꼽는다.
a.APCVD (대기압 화학 기상 증착) b.LPCVD
c. 플라즈마 보조 CVD: HDPCVD(고밀도 플라즈마 CVD), PECVD(플라즈마 강화 CVD) d. VPE 및 금속-유기 화학 기상 증착
전기화학적 증착(ECD), 무전해 도금 물리적 방법: (1) PVD
(2) 증발 (MBE 포함) (3) 스핀 코팅 (SOG, SOD)
97. CVD 반응의 8단계를 설명하십시오.
1) 질량 수송 2) 박막 전구체 반응 3) 기체 분자의 확산 4) 전구체 흡착
5) 기판으로의 전구체 확산 6) 표면 반응 7) 부산물 탈착 8) 부산물 제거
98. 집적 회로 공정에서 high-k 및 low-k 유전체의 역할의 예.
(1) Low-K 매체를 사용할 수 있어야 합니다.
낮은 누설 전류, 낮은 수분 흡수, 낮은 응력, 높은 접착력, 높은 경도, 높은 안정성, 우수한 갭 메우기 능력, 그래픽 및 평탄화, 산 및 알칼리 저항 및 낮은 접촉 저항을 만들기 쉽습니다.
몇 가지 무기질 낮은 유전 상수가 많이 연구되었습니다
(2) 하이케이 미디어
DRAM 메모리의 고밀도 에너지 저장 요구에 부응하기 위해 high-k 유전체가 도입되어 동일한 커패시턴스(또는 에너지 저장 밀도)에서 게이트 유전체의 물리적 두께를 늘리고 얇은 게이트 유전체 터널링 및 큰 게이트 누설 전류를 방지할 수 있습니다. 동시에 공정 난이도가 줄어듭니다.
잠재적인 high-k 매체: Ta2O5, (BaSr)TiO3.
99. 용어 설명 : CVD, LPCVD, PECVD, VPE, BPSG. (이 용어를 중국어로 번역하고 설명하십시오)
(1) CVD, 화학 기상 증착 (화학 기상 증착)은 열, 글로우 방전 플라즈마 또는 기타 형태의 에너지를 사용하여 고체 화학 반응의 뜨거운 표면에 기체 물질을 사용하고 표면에 증착하여 안정적인 고체 물질을 형성하는 것을 말합니다.
(2) 저전압 CVD(LPCVD) 장착; 용광로는 일정한 온도로 유지되고 반응 챔버는 1.3 Pa로 배출됩니다. 퍼지를 위해 N2 가스 또는 기타 불활성 가스로 채우십시오. 1.3 Pa에 진공; 증착 완료; 모든 공기 흐름을 끄고 반응 챔버를 1.3 Pa로 다시 펌핑했습니다. N2 가스를 정상 압력으로 재충전하고 실리콘 웨이퍼를 제거합니다.
(3) 플라즈마 강화 CVD(PECVD)는 증착 온도가 낮고 냉벽 플라즈마 반응이 적으며 입자가 적고 세척 공간이 적다는 장점이 있습니다.
(4) VPE 증기상 에피택시: 실리콘 웨이퍼 제조에서 가장 일반적으로 사용되는 실리콘 에피택시 방법은 CVD 범주에 속하는 증기상 에피택시입니다. 증기상 에피택시는 800-1150°C의 온도에서 실리콘 웨이퍼 표면에 원하는 화학 물질을 포함하는 가스 화합물을 통과시켜 달성할 수 있습니다.
(5) BPSG: BPSG(boro-phospho-silicate-glass): 붕소가 도핑된 SiO2 유리입니다. CVD 방법 (SiH4 + O2 + PH3 + B2H6,400oC ~ 450oC)으로 제조 할 수 있습니다. BPSG는 PSG(인산유리)와 마찬가지로 고온에서 유동성이 우수하여 반도체 칩의 표면 평탄도가 우수한 층간 절연막으로 널리 사용됩니다
100. 질량 수송 제한이 있는 CVD 공정과 반응 속도 제한이 있는 CVD 공정의 차이점은 무엇입니까?
1. 질량 수송은 증착 속도를 제한합니다 증착 속도는 반응물 수송 속도에 의해 제한되며, 즉, 기판 표면에 충분한 반응물을 제공할 수 없으며 속도는 온도(예: 고압 CVD)에 민감하지 않습니다.
2. 반응 속도는 증착 속도를 제한합니다.
증착 속도는 반응 속도에 의해 제한되는데, 이는 반응 온도 또는 압력이 너무 낮고(빠른 전달 속도), 반응을 구동하기에 충분한 에너지가 없으며, 반응 속도가 반응물 수송 속도보다 낮기 때문입니다. 반응 속도는 가열 및 가압에 의해 증가할 수 있습니다.
101. LPCVD TEOS는 어떤 종류의 필름을 분리합니까? 이 영화의 장점은 무엇입니까?
다결정 실리콘 필름
TEOS (에틸 오르토 실리케이트) - 오존 방법에 의한 SiO2 Si (C2H5O4) + 8O3 SiO2 + 10H2O + 8CO2의 증착 장점 : a. 저온 증착;
b. 높은 종횡비 갭 채우기 용량; c. 실리콘 웨이퍼의 표면과 모서리의 손상을 피하십시오.
102. 상호 연결, 접점, 스루홀 및 필러 플러그 용어를 설명하십시오.
(1) 인터커넥트: 알루미늄, 폴리실리콘, 구리와 같은 전도성 재료로 만들어진 전선은 칩의 다른 부분으로 전기 신호를 전달합니다. 상호 연결은 칩의 장치와 장치의 전체 패키지 간의 금속 연결에도 사용됩니다. (2) 접촉: 실리콘 칩 내부의 장치와 실리콘 웨이퍼 표면의 첫 번째 금속층 사이의 연결. (3) 관통 구멍: 특정 금속층에서 인접한 금속층까지 다양한 매체를 통해 전기 경로의 개구부를 형성합니다. (4) 충전 필름: 관통 구멍을 금속 필름으로 채워 두 금속 층 사이에 전기 연결을 형성합니다.
103. 실리콘 웨이퍼 제조에서 금속 사용에 대한 7가지 요구 사항을 나열하고 설명하십시오.
답변: 실리콘 웨이퍼 제조에 사용되는 금속에 대한 7가지 요구 사항이 있습니다. 1. 전기 전도성: 전기적 특성의 무결성을 유지하려면 높은 전기 전도성을 가져야 합니다. , 높은 전류 밀도를 전도할 수 있습니다. 2. 접착력: 기본 기판에 부착할 수 있으며 외부 회로와의 전기적 연결이 용이합니다. 반도체 및 금속 표면에 연결할 때 낮은 접촉 저항. 3. 증착 : 증착이 용이하고 상대적으로 저온 처리 후 균일 한 구조와 조성 (합금의 경우)을 갖습니다. Damascus 금속화 공정을 위해 높은 종횡비로 갭을 축적할 수 있습니다. 4. 마킹 패턴/평탄화: 에칭 공정 중에 기본 매체를 에칭하지 않는 전통적인 알루미늄 금속화 공정에 고해상도의 리소그래피 패턴을 제공합니다. 다마스커스 금속화는 평평하게 하기 쉽습니다. 5. 신뢰성: 취급 및 적용 중 온도 주기적 변화를 견디기 위해 금속은 상대적으로 부드럽고 연성이 좋아야 합니다. 6. 내식성: 층 사이 그리고 더 낮은 장치 지역에서 최소한의 화학 반응과 더불어 아주 좋은 내식성. 7. 응력: 웨이퍼 변형 및 재료 파손을 줄이기 위한 기계적 응력에 대한 우수한 내성, 골절, 공극 형성 및 응력 유발 부식과 같은 재료.
104. 알루미늄이 마이크로칩 인터커넥트의 금속으로 선택된 이유를 설명하십시오.
답변: (1) 알루미늄은 P형 실리콘 및 고농도 N형 실리콘과 저옴 접촉을 형성할 수 있습니다. ； (2) 낮은 저항률 (3) SiO2에 대한 강한 접착력, 접착층이 필요 없음----- 알루미늄은 실리카 및 열과 반응하여 알루미나를 형성하기 쉽습니다. (4) 금속화 배선으로 단독으로 사용할 수 있으며 공정이 간단합니다. (5) 저항선으로 가열 및 증발할 수 있으며 공정이 간단합니다. (6) 알루미늄 인터커넥트 와이어는 내부 리드와 쉽게 접착할 수 있습니다. (7) 실리콘 웨이퍼에 쉽게 증착될 수 있으며 기본 필름에 영향을 주지 않고 습식 에칭할 수 있습니다. 요약하자면, 실리콘 IC 제조 산업에서 알루미늄과 그 주요 공정은 호환되며 저항이 낮고 접촉층이 없으며 접착층 및 차단층 등이 있으며 공정이 간단하고 제품 가격이 저렴합니다.
105. 예를 제시하고 구리 금속화 도입의 5가지 이점에 대해 논의합니다.
1. A : 1. 저항률 감소. 20°C에서 인터커넥트 금속 와이어의 저항은 알루미늄의 경우 2.65μΩ-cm에서 구리의 경우 1.678μΩ-cm로 감소하여 RC 지연을 줄이고 칩 속도를 증가시킵니다. 감소된 선폭 및 감소된 전력 소비; 3. 더 높은 통합 밀도. 선폭이 좁을수록 더 높은 밀도의 회로 통합이 가능하며, 이는 더 적은 수의 금속 층이 필요하다는 것을 의미합니다. 4. 좋은 전기 방지 마이그레이션 성능. 구리는 전기 마이그레이션을 위해 고려할 필요가 없습니다. 5. 더 적은 프로세스 단계. 다마스커스 방법으로 구리를 처리하면 공정 단계를 20-30% 줄일 수 있습니다.
106. 배리어 메탈이란 무엇입니까? 배리어 재료의 기본 특성은 무엇입니까? 배리어 금속으로 일반적으로 사용되는 금속은 무엇입니까?
A: 배리어 금속은 증착된 금속 또는 금속 플러그로 층 위와 아래의 재료가 서로 혼합되는 것을 방지합니다. 허용 가능한 배리어 금속의 기본 특성은 다음과 같습니다 : (1) 우수한 배리어 확산 특성; (2) 매우 낮은 옴 접촉 저항을 가진 높은 전도성; (3) 반도체 및 금속과의 접촉이 양호합니다. (4) 전기 이주 방지; (5) 박막과 고온에서 우수한 안정성; (6) 부식 방지 및 산화. 장벽층으로 일반적으로 사용되는 금속은 녹는점이 높고 내화물로 간주되는 금속 등급입니다. 웨이퍼 제조에서 다층 금속화에 사용되는 일반적인 내화 금속은 티타늄, 텅스텐, 탄탈륨, 몰리브덴, 코발트 및 백금입니다. 불용성 금속은 이미 웨이퍼 제조 산업에서 사용되고 있으며, 이를테면 바이폴라 공정에서 쇼트키 배리어 다이오드(Schottky barrier diodes)가 형성되고 있습니다. 티타늄-텅스텐과 질화티타늄은 또한 실리콘 기판과 알루미늄 사이의 확산을 금지하는 두 가지 일반적인 배리어 금속 재료입니다.
107. 규산제란 무엇입니까? 내화 금속 규화물이 웨이퍼 제조 산업에서 중요한 이유는 무엇입니까?
답변: 규화물은 내화 금속과 실리콘의 반응으로 형성된 금속 화합물로, 열적으로 안정적인 금속 화합물이며 실리콘/내화 금속 계면에서 저항이 낮습니다. 다루기 힘든 금속 규산염의 이점 그리고 기능: 1. 접촉 저항을 감소시키십시오, 2. 금속과 활동층 사이 접착제로. 3. 우수한 고온 안정성 및 우수한 일렉트로마이그레이션 저항성 4. 내화 금속은 폴리실리콘에 직접 증착할 수 있으며 열처리로 규화물을 형성할 수 있으며 공정은 기존 실리콘 게이트 공정과 호환됩니다.
108. RF 스퍼터링 시스템을 설명하십시오.
A: RF 스퍼터링 시스템에서 플라즈마는 DC 필드가 아닌 RF 필드에 의해 생성됩니다. RF 주파수는 일반적으로 13.56MHz이며 대상 전극의 후면에 추가되고 전면에 용량성 결합되어 있습니다. 플라즈마의 전자와 이온은 모두 RF 필드의 영향을 받지만 전자는 높은 주파수로 인해 가장 강하게 반응합니다. 캐비티와 전극은 큰 전자 흐름을 생성하는 다이오드처럼 작용하여 대상 전극에 음전하가 축적되도록 합니다. 이러한 음전하(자유 바이어스에 의해 생성됨)는 양수 아르곤 이온을 끌어당겨 절연 또는 비절연 대상 물질의 스퍼터링을 유발합니다. 실리콘 웨이퍼는 아르곤 이온과 다른 전계 전위에서 전기적으로 바이어스될 수 있습니다. 실리콘 웨이퍼에 적용된 바이어스로 인해 아르곤 원자가 실리콘 웨이퍼에 직접 충돌합니다. RF 바이어스를 사용하면 노출된 웨이퍼를 에칭하고 청소할 수 있습니다. 사실, RF 스퍼터링 시스템의 적용은 낮은 스퍼터링 수율로 인해 낮은 증착 속도로 인해 제한됩니다. 타겟에서 는 방사선 영역을 통과하며 플라즈마 생성에 기여하지 않습니다. 이러한 전자가 이온과 충돌하는 것으로 제한되어 더 많은 이온이 생성되어 대상을 폭격하게 되면 스퍼터링 속도가 훨씬 높아집니다. 웨이퍼 제조 산업에서 이러한 비효율성을 극복하고 높은 금속 증착 속도를 달성하기 위해서는 마그네트론 스퍼터링의 개념을 개발해야 합니다
109. 이중 다마스쿠스의 금속화 과정에서 10단계의 예를 들어 보십시오.
답변: (1) SiO2 증착: PECVD를 사용하여 산화규소의 내부 층을 원하는 두께로 증착합니다. (2) SiN 에칭 장벽층의 증착: 250% 두께의 SiN 에칭 장벽층이 실리콘 산화물의 내부 층에 증착됩니다. SiN은 밀도가 높아야 하고 핀홀이 없어야 하므로 HDPCVD가 사용됩니다. (3) 관통 구멍 패턴 및 에칭 결정: 리소그래피는 패턴을 결정하고 건식 에칭 관통 구멍 창은 SiN에 들어가고 에칭이 완료된 후 포토리소그래피를 제거합니다. (5) 상호 연결 패턴 결정: 리소그래피는 접착제로 실리콘 산화물 탱크의 패턴을 결정합니다. 도면을 완성하기 전에 관통 구멍 창을 슬롯에 놓습니다. (6) 에칭 인터커넥트 그루브 및 비아. (7) 증착 장벽 금속: 탄탈륨 및 륨 확산층은 홈과 비아의 바닥 및 측벽에 이온화된 PCVD로 증착됩니다. (8) 구리 종자층의 증착: 연속 구리 종자층은 CVD로 증착되며 종자층은 균일하고 핀홀이 없어야 합니다. (9) 증착 구리 충전재: ECD 증착 구리로 채우기, 즉 관통 구멍 창을 채우고 홈을 채웁니다. (10) CMP를 사용한 추가 구리 제거: 화학적-기계적 평탄화로 추가 구리 제거.
110. 화학적-기계적 평탄화 과정을 설명하십시오.
CMP: 낮은 패턴을 제거하는 것보다 더 빠른 속도로 균일한 표면을 얻기 위해 높은 패턴을 제거하는 것은 화학적 작용과 기계적 작용을 결합한 평탄화 과정입니다. 실리콘 웨이퍼와 연마 헤드 사이의 연마재로 실리콘 웨이퍼와 러닝 헤드 사이의 상대 운동에 의해 실리콘 웨이퍼의 표면을 평평하게 하고 동시에 압력을 가합니다. CMP 장비는 일반적으로 연마 기계라고도합니다. 연마 기계에서 웨이퍼는 웨이퍼 홀더 또는 슬라이드 헤드에 배치되고 턴테이블의 연마 패드를 향합니다. 실리콘 웨이퍼와 연마 패드 사이의 상대적인 움직임은 장비 제조업체에 의해 다르게 제어됩니다. 대부분의 연마 기계는 회전 운동 또는 궤도 운동을 사용합니다
111. 포지티브 리소그래피와 네거티브 리소그래피의 차이점을 설명하시겠습니까? orthoglue가 일반적으로 사용되는 포토레지스트인 이유는 무엇입니까? 가장 일반적으로 사용되는 포지티브 접착제는 무엇입니까?
포지티브 리소그래피의 주요 차이점은 사용되는 포토레지스트 유형으로, 마스크의 패턴과 동일한 패턴이 실리콘 웨이퍼에 복사되고 네거티브 리소그래피는 반대 패턴을 웨이퍼 표면에 복사합니다. 노출 후 남은 포토레지스트는 노광 전에 경화되었으며 마스크의 극성을 변경하지 않고 후속 공정을 위한 보호층으로 실리콘 웨이퍼 표면에 남아 있으며 네거티브 포토레지스트는 개발 중에 변형 및 팽창하므로 포지티브 접착제는 일반적으로 사용되는 포토레지스트 전통적인 I-line 포토레지스트, 심자외선 포토레지스트입니다
112. 암시야 마스크 템플릿이 무엇인지 설명하십시오.
암시야 마스크는 석영판이 대부분 크롬으로 덮여 있고 불투명한 마스크입니다
113. 리소그래피의 8단계를 예시하고 각 단계에 대해 간략하게 설명합니다.
1단계: 증기상 바닥 필름 처리, 그 목적은 실리콘 웨이퍼와 포토레지스트 사이의 접착력을 향상시키는 것입니다.
2단계: 회전 접착, 실리콘 웨이퍼를 슬라이드 스테이지에 고정하고 일정량의 액체 포토레지스트를 실리콘 웨이퍼에 떨어뜨린 다음 실리콘 웨이퍼를 회전시켜 균일한 포토레지스트 층을 얻습니다
3단계: 포토레지스트에서 용매를 제거하기 위해 소프트 베이크
4단계: 마스크 패턴을 접착된 실리콘 웨이퍼에 정렬하고 노출시킵니다.
단계 5: 포스트-노광 베이킹, 100 내지 110 핫 플레이트에서 포토레지스트의 노광 후 베이킹
6단계: 실리콘 웨이퍼 표면의 포토레지스트에 패턴을 생성하는 개발
7단계: 필름을 경화시켜 베이킹하고 나머지 포토레지스트 용매를 휘발시켜 실리콘 웨이퍼 표면에 대한 포토레지스트의 접착력을 향상시킵니다.
8단계: 개발 후 검사, 포토레지스트 패턴의 품질 확인, 품질 문제가 있는 실리콘 웨이퍼 식별, 사양 요구 사항을 충족하는 포토레지스트 공정 성능 설명
114. 웨이퍼 제조에서 포토레지스트의 두 가지 목적은 무엇입니까?
먼저, 마스크 패턴이 실리콘 웨이퍼 표면의 최상층에 있는 포토레지스트로 전사됩니다
둘째, 후속 공정에서 기본 재료를 보호하십시오
115. 회전 접착의 4가지 기본 단계를 예시하고 추적합니다.
1. 드립, 실리콘 웨이퍼가 정지하거나 매우 천천히 회전할 때 포토레지스트가 실리콘 웨이퍼에 떨어집니다.
2. 회전 및 확산, 실리콘 웨이퍼의 회전을 높은 회전 속도로 빠르게 가속하여 포토레지스트가 전체 실리콘 웨이퍼 표면으로 늘어나도록 합니다.
3. 실리콘 웨이퍼에 균일한 포토레지스트 필름 피복층을 얻기 위해 여분의 포토레지스트를 회전시키고 털어냅니다.
4. 용매 휘발, 용매가 휘발되고 감광액 필름이 거의 건조될 때까지 접착된 실리콘 웨이퍼를 고정 속도로 계속 회전시킵니다.
116. 노출 파장과 이미지 해상도 간의 관계를 설명하십시오.
노출된 광원의 파장을 줄이는 것은 해상도를 향상시키는 데 매우 중요하며 파장이 작을수록 이미지의 해상도가 높아지고 이미지가 더 정확해집니다
117. 리소그래피에 사용되는 두 가지 유형의 노광 광원을 예시하고 설명하십시오.
수은 램프, 고압 수은 램프, 전류는 크세논 수은 가스가 포함 된 튜브를 통과하여 아크 방전을 생성하고,이 아크는 240 나노 미터에서 500 나노 미터 사이의 유용한 자외선 엑시머 레이저를 포함하는 특성 스펙트럼을 방출합니다
118. 이미지 품질에 영향을 미치는 광학 리소그래피에서 두 가지 중요한 매개변수는 무엇입니까?
4. 해상도와 초점 심도
119. 스캐닝 프로젝션 리소그래피 기계가 어떻게 작동하는지 설명하십시오. 스캐닝 프로젝션 리소그래피는 어떤 문제를 해결하기 위해 노력합니까?
스캐닝 프로젝션 리소그래피 기계의 개념은 미러 시스템을 사용하여 실리콘 웨이퍼 표면에 1:1 이미지로 전체 마스크 패턴을 투사하는 것이며, 원리는 자외선이 슬릿을 통해 실리콘 웨이퍼에 집중되고, 균일한 광원을 얻을 수 있으며, 마스크와 접착제가 있는 실리콘 웨이퍼를 스캐닝 프레임에 배치하고, 실리콘 웨이퍼의 포토레지스트는 스캐닝 동작으로 인해 좁은 자외선 빔을 통해 균일하게 노출되며, 마스크 이미지는 최종적으로 실리콘 웨이퍼 표면에 촬영됩니다. 스캐닝 리소그래피 기계의 주요 과제는 실리콘 웨이퍼의 모든 칩을 포함하는 우수한 이중 마스크를 만드는 것입니다
120. 리소그래피에서 스텝 스캐닝을 사용하면 어떤 이점이 있습니까?
증가된 노출 필드는 더 큰 칩 크기를 허용하고, 단일 노출로 더 많은 칩을 노출할 수 있으며, 스캐닝 프로세스 전반에 걸쳐 초점을 조정할 수 있는 기능도 있습니다
121. 프로젝션 마스크의 정의를 제공합니다. 프로젝션 마스크와 라이트 마스크의 차이점은 무엇입니까?
프로젝션 마스크는 실리콘 웨이퍼 상에 전사될 포토레지스트 층의 패턴이 있는 투명한 평판입니다. 프로젝션 마스크는 웨이퍼에 패턴의 일부만 포함하는 반면, 포토마스크는 전체 웨이퍼에 대한 칩 어레이를 포함하고 단일 노출을 통해 패턴을 전달합니다
122. 포토레지스트 개발에 대해 설명하십시오. 포토레지스트 개발의 목적은 무엇입니까?
포토레지스트 개발은 화학 현상액을 사용하여 노출로 인한 포토레지스트의 용해 가능한 영역을 용해시키는 것을 말하며, 주요 목적은 마스크 패턴을 포토레지스트에 정확하게 복사하는 것입니다
123. 포토레지스트 선택 비율을 설명하십시오. 요구 사항의 비율이 높거나 낮습니까?
포토레지스트 선택율은 현상액이 노출된 포토레지스트와 반응하는 속도를 말하며, 선택율이 높을수록 반응 속도가 빨라 비율이 높다
124. 두 가지 포토레지스트 개발 방법의 예를 들어 보십시오. 7개의 포토레지스트 개발 파라미터가 설명되어 있습니다.
연속 스프레이 현상, 스핀 침지 현상, 현상 온도, 개발 시간, 현상액의 양, 실리콘 웨이퍼 세척, 등가 농도, 세정, 배기
125. 에칭 공정의 두 가지 유형은 무엇입니까? 다양한 에칭 공정에 대한 간략한 설명
에칭 공정: 건식 에칭 및 습식 에칭. 드라이 에칭은 실리콘 웨이퍼 표면을 플라즈마의 기체 상태에 노출시켜 포토레지스트의 창, 플라즈마 및 실리콘 웨이퍼의 물리적 또는 화학적 반응(또는 두 반응 모두)을 통해 일반적으로 서브미크론 크기에 사용되는 노출된 표면 재료를 제거하는 것입니다. 습식 에칭에서 액체 화학 시약(예: 산, 염기 및 용제)은 일반적으로 더 큰 크기(3미크론 초과)의 경우 실리콘 웨이퍼 표면에서 물질을 화학적으로 제거합니다.
126. 에칭 속도를 정의하고 계산 공식을 설명하십시오. 높은 에칭 속도를 원하는 이유는 무엇입니까?
에칭 속도 = △T/t (A/min) △T = 제거된 재료의 두께 t = 에칭에 걸리는 시간 높은 에칭 속도, 에칭 시간을 정밀하게 제어하여 에칭 두께를 제어할 수 있습니다.
127. 에칭 선택 비율을 정의합니다. 드라이 에칭의 선택 비율이 높거나 낮습니까? 높은 선택성은 무엇을 의미합니까?
에칭 선택성SR=EF/Er EF=에칭 재료의 속도 Er = 마스킹 층의 에칭 속도 드라이 에칭의 낮은 선택성 비율 선택성 비율이 높다는 것은 제판하려는 재료 층만 제거되고 높은 선택성 비율을 가진 에칭 공정이 재료의 기본 층을 에칭하지 않고 포토레지스트가 에칭되는 것을 방지한다는 것을 의미합니다.
128. 드라이 에칭의 목적은 무엇입니까? 습식 에칭과 비교한 건식 에칭의 장점에 대한 예 드라이 에칭의 단점은 무엇입니까?
드라이 에칭의 주요 목적은 웨이퍼 표면에 마스크 패턴을 완전히 복제하는 것입니다. 건식 에칭의 장점: 1. 에칭 프로파일은 측벽 프로파일 제어가 매우 우수한 이방성입니다. 2. 좋은 CD 제어 3. 최소한의 포토레지스트 흘림 또는 접착 문제 4. 시트 내, 조각과 배치 사이의 우수한 에칭 균일성 5. 낮은 화학 물질 사용 및 폐기 비용 단점 : 레이어 재료에 대한 에칭 선택 비율이 낮고 플라즈마 및 고가의 장비로 인한 장치 손상
129. 에칭 반응이 발생하는 화학적, 물리적 메커니즘을 설명하십시오.
순수한 화학적 메커니즘에서 플라즈마에 의해 생성된 반응성 원소(자유 라디칼 및 반응성 원자)는 실리콘 웨이퍼 표면의 물질과 반응합니다. 물리적 메커니즘의 에칭에서 플라즈마에 의해 생성된 에너지 입자(폭격된 양이온)는 강한 전기장 하에서 실리콘 웨이퍼 표면으로 가속되고 이러한 이온은 스퍼터링 에칭을 통해 실리콘 웨이퍼의 보호되지 않은 표면 재료를 제거합니다.
130. 플라즈마 건식 에칭 시스템의 기본 구성 요소를 설명하십시오. 실리카, 알루미늄, 실리콘 및 포토레지스트 에칭에 사용되는 화학 가스는 무엇입니까?
기본 구성 요소: 에칭 반응이 일어나는 반응 챔버, 플라즈마를 생성하기 위한 무선 주파수 전원 공급 장치, 가스 흐름 제어 시스템, 에칭 제품 및 가스 제거를 위한 진공 시스템.
불소 에칭 실리카, 염소 및 불소 에칭 알루미늄, 염소, 불소 및 브롬 에칭 실리콘, 산소 제거 포토레지스트
131. 전자 사이클로트론 공명(ECR)을 설명합니다.
ECR 반응기는 1~10 밀리트로프르의 작동 압력에서 매우 조밀한 플라즈마를 생성합니다. 자기장 환경에서 2.45GHZ 마이크로파 여기 소스를 사용하여 고밀도 플라즈마를 생성합니다. ECR 반응기의 요점은 자기장이 반응물의 흐름 방향과 평행하여 자기력으로 인해 자유 전자가 나선형으로 발생한다는 것입니다. 전자의 회전 주파수가 마이크로파 전기장의 주파수와 같을 때 전기 에너지는 플라즈마의 전자로 효과적으로 전달될 수 있습니다. 이 진동은 전자 충돌의 가능성을 증가시켜 큰 이온 전류를 얻는 고밀도 플라즈마를 생성합니다. 이러한 반응성 이온은 실리콘 웨이퍼의 표면을 향해 이동하고 표면층과 반응하여 에칭 반응을 일으킵니다.
132. 폴리 실리콘을 에칭하는 데 자주 사용되는 화학 가스는 무엇입니까? 폴리 실리콘을 에칭하는 3 단계를 설명하십시오.
폴리실리콘 플라즈마 에칭에 사용되는 화학 가스는 일반적으로 염소, 브롬 또는 이 둘의 혼합물입니다. 폴리실리콘 에칭을 위한 3단계 공정: 1. 사전 에칭, 균일한 에칭을 얻기 위해 자연 산화물 층, 하드 마스킹 층 및 표면 오염 물질을 제거하는 데 사용됩니다. 2. 다음은 끝까지의 메인 에칭입니다. 이 단계는 게이트 산화물 층을 손상시키지 않고 대부분의 다결정 실리콘 필름을 에칭하고 원하는 이방성 측벽 프로파일을 얻는 데 사용됩니다. 3. 마지막 단계는 에칭 잔여물과 잔류 폴리실리콘을 제거하는 데 사용되는 오버 에칭이며 게이트 산화물 층에 대한 높은 선택율을 보장합니다. 이 단계는 폴리실리콘 주변의 게이트 산화물 층에 미세 홈이 형성되는 것을 피해야 합니다.
133. 질화규소의 습식 화학적 제거 과정을 설명하십시오.
질화규소 제거는 뜨거운 인산을 사용한 습식 화학 스트리핑에 의해 수행됩니다. 이 산성 수조는 일반적으로 항상 약 160°C로 유지되며 노출된 실리카에 대해 원하는 높은 선택성을 갖습니다. 뜨거운 인산으로 질화규소를 제거하는 것은 제어하기 어렵고 기소 샘플을 사용하여 시간을 정합니다. 노출된 질화규소 위에 질화규소 층이 형성되는 경우가 많으므로 질화규소를 제거하기 전에 HF 산에서 짧은 처리가 필요합니다. 이 질화규소 층을 제거하지 않으면 질화규소를 균일하게 제거하지 못할 수 있습니다
134. 도핑이란 무엇입니까? 일반적으로 사용되는 4가지 도핑 불순물의 예를 들어 n형인지 p형인지 표시하십시오.
도핑은 반도체 재료의 인접 구조에 불순물을 도입하여 전기적 특성(예: 저항률)을 변경하고 도핑된 불순물의 수와 분포가 요구 사항을 충족하도록 하는 것입니다.
일반적으로 사용되는 도핑 불순물: 붕소(p형), 인(n형), 안티몬(n형), 비소(n형).
135. 매듭 깊이는 무엇입니까?
실리콘 웨이퍼에서 p형 및 n형 불순물이 만나는 깊이를 접합 깊이라고 합니다.
136. 실리콘에서 고체 불순물이 확산되는 3단계를 설명하고 설명하십시오.
실리콘의 고체 불순물 확산을 위한 3단계:
(1) 사전 증착 : 표면의 불순물 농도가 가장 높고 깊이가 증가함에 따라 감소하여 구배를 형성합니다. 이 그래디언트를 통해 불순물 프로파일을 설정할 수 있습니다
(2) 추진: 증착된 불순물이 실리콘 결정을 통과하여 실리콘 웨이퍼에 원하는 매듭 깊이를 형성할 수 있도록 하는 고온 공정입니다
(3) 활성화: 이때 온도를 약간 높여 불순물 원자가 결정 격자의 실리콘 원자와 결합하여 대체 불순물을 형성하도록 해야 합니다. 이 과정은 불순물 원자를 활성화하여 실리콘의 전도성을 변경합니다.
137. 확산 과정과 비교하여 이온 주입 과정과 비교한 장점과 단점의 예.
이온 주입의 장점:
(1) 불순물 함량 및 분포의 정확한 제어 (2) 매우 우수한 불순물 균일성
(3) 불순물의 침투 깊이를 잘 제어하고, (4) 단일 이온 빔을 생성하며, (5) 저온 공정입니다.
(6) 주입된 이온이 필름을 관통할 수 있습니다. (7) 고체 용해도에는 제한이 없습니다.
이온 주입의 단점:
(1) 고에너지 불순물 이온에 의한 실리콘 원자의 충격은 결정 구조에 손상을 입힙니다. (2) 주입 장치의 복잡성
138. 이온 주입 장비의 5가지 주요 하위 시스템의 예.
(1) 이온원: 주입할 물질은 하전입자 빔 또는 이온빔 형태로 존재해야 합니다. 주입된 이온은 이온 소스에서 생성됩니다.
(2) 추출 전극(흡수기) 및 이온 분석기: 기존 주입기 전극 시스템은 이온 소스에서 생성된 모든 양이온을 수집하여 입자 빔을 형성하고 이온은 이온 소스의 좁은 슬릿을 통해 흡수됩니다.
(3) 가속관: 더 빠른 속도를 얻기 위해 분석기 자석을 생성하고 가속관의 전기장 아래에서 양이온을 가속합니다
(4) 스캐닝 시스템 스캐닝은 투여량의 균일성과 반복성에 중요한 역할을 합니다.
(5) 공정 챔버------ 실리콘 웨이퍼에 이온 빔을 주입하는 것은 공정 챔버에서 이루어집니다.
139. 이온 소스의 목적은 무엇입니까? 가장 일반적으로 사용되는 이온 소스는 무엇입니까?
목적: 주입할 물질이 하전 입자 빔 형태로 존재하도록 합니다.
가장 일반적으로 사용되는 소스: Freeman 이온 소스 및 Bernas 이온 소스
140. 이온 빔 전파 및 공간 전하 중화를 설명하십시오.
전하 간의 상호 반발로 인해 양전하만을 포함하는 이온 빔은 불안정하여 이온 빔의 팽창을 일으키기 쉽고, 즉, 이온 빔의 직경은 공정 중에 계속 증가하고 결국 불균일한 주입으로 이어집니다. 이온 빔은 공간 전하 중화로 알려진 2차 전자에 의해 이온을 중화하는 방법으로 완화될 수 있습니다
141. 모어 무어의 법칙과 모어 모어의 법칙은 무엇입니까?
"More Moore"는 칩의 피처 크기가 지속적으로 축소되는 것을 나타냅니다.
기하학적으로, 이는 밀도, 성능 및 신뢰성을 향상시키기 위해 웨이퍼의 수평 및 수직 방향에서 피처 크기를 지속적으로 줄이는 것을 의미합니다.
이러한 맥락에서 3D 구조 개선 및 새로운 재료 사용과 같은 비기하학적 공정 기술은 웨이퍼의 전기적 특성에 영향을 미칩니다.
"More Than Moore"는 시스템 구성 요소 수준에서 3D 통합 또는 정밀 패키지 수준(SiP) 또는 칩 수준(SoC)으로 이동하는 것과 같이 기능의 크기를 반드시 줄이지 않고도 최종 사용자에게 부가가치를 제공하기 위해 다양한 방법을 사용하는 것을 의미합니다.
142. IC 제조의 5단계를 적어보시겠습니까?
웨이퍼 준비
웨이퍼 제조(웨이퍼 제조)
웨이퍼 테스트/정렬
조립 및 포장
출하
'PCB' 카테고리의 다른 글
| PCB 업계 - 33개 업체: 2024년 연간 실적 예측/보고서 (1) | 2025.01.24 |
|---|---|
| LG이노텍 : 미국 대형 기술 기업을 위한 FC-BGA 기판 제조 (0) | 2025.01.21 |
| PCB 제조 공정 - 동영상 형식 (2) | 2024.11.04 |
| 태국 - ISU 페타시스 = 이수에이펙스(ISU-APEX) (2) | 2024.10.21 |
| 48억왠 투자! Tianshui Huatian (1) | 2024.10.14 |
댓글