Lam Research 제품 라이브러리 - 2부

에칭 제품

에칭 공정은 증착 공정 중에 추가된 유전체(절연) 및 금속(전도성) 재료를 선택적으로 제거하여 칩 빌딩 블록의 형성을 지원합니다. 이러한 프로세스에는 점점 더 작고, 더 복잡하고, 더 높고, 더 좁은 구성 요소를 만들기 위해 다양한 재료를 사용하는 것이 포함됩니다. 사용되는 주요 기술은 반응성 이온 에칭(RIE)으로, 실리콘 웨이퍼 표면에 이온(하전 입자)을 충격시켜 해당 물질을 제거합니다. 가장 작은 구성 요소의 경우 원자 층 에칭(ALE)은 한 번에 여러 원자 층을 제거합니다. 도체 에칭 공정은 트랜지스터와 같은 중요한 전기 부품을 정밀하게 형성하는 반면, 유전체 에칭 공정은 전도성 부품을 보호하는 절연 구조를 형성합니다. 또한 에칭 공정을 통해 실리콘 관통 비아(칩 연결에 사용됨) 및 미세 전자 기계 시스템(MEMS)에 사용되는 것과 같은 높은 기둥 모양의 구성 요소를 형성할 수 있습니다.

높이가 높거나 좁거나, 짧거나 넓거나, 몇 나노미터만큼 작을 때, 램리서치의 플라즈마 에칭 시스템은 이러한 정밀한 구조를 형성하는 데 필요한 높은 성능과 생산성을 제공합니다.

DSiE 제품군

아날로그 & 혼합 신호, 디스크리트 & 파워 디바이스, 광전자 & 포토닉스, 패키징, 센서 & 트랜스듀서

모든 집적 회로 생산에는 칩의 복잡한 구조를 만들기 위해 에칭 기술을 사용해야 합니다. MEMS(Microelectromechanical Systems) 제조 공정에서 에칭은 다양한 지형을 조각하여 높은 종횡비(HAR)를 가진 대형 캐비티 및 깊은 트렌치와 같은 특정 물리적 구조를 생성하는 데 사용됩니다.

 

램리서치의 DSiE™ 제품군은 MEMS, 전력 소자, 수동 소자 및 센서를 포함한 광범위한 중요 및 비중요 딥 실리콘 에칭 응용 분야의 효율적인 생산을 위한 우수한 공정 제어 기능을 제공합니다.

업계 과제

MEMS 산업에서는 에칭 기술로 형성된 수많은 물리적 구조가 다양한 공정 표준을 충족해야 합니다. 자이로스코프 및 관성 센서와 같은 중요한 응용 분야의 경우 에칭 프로파일, 기울기, 비대칭 및 균일성을 정밀하게 제어해야 합니다. 이러한 장치의 3D 패키징에서 아임계 TSV(실리콘 관통 전극)는 우수한 프로파일 각도와 깊이 균일성을 가져야 하며, 이는 전력 장치의 트렌치 에칭에 대한 동일한 공정 요구 사항입니다. WLP(웨이퍼 레벨 패키징) 커패시터 에칭과 같은 중요하지 않은 MEMS 애플리케이션에는 높은 수율, 깊이 균일성 및 측벽 평활도가 필요합니다. 많은 에칭 공정 요구 사항을 충족하면서 높은 생산 효율성을 유지하는 것은 어려운 일이었습니다. 또 다른 주요 과제는 비용 효율성을 달성하는 방법인데, 이러한 장치 중 상당수가 소규모로 생산되기 때문입니다.

주요 고객 혜택

• 높은 식각 속도와 높은 생산성, Bosch 및 정상 상태 공정을 모두 사용할 수 있는 유연성
• 제어된 깊이 균일성은 공기 흐름 비율과 유도 결합 정전 용량 튜닝을 통해 달성됩니다.
• 대칭을 개선하고 그래픽 각도 편차를 최소화하기 위한 향상된 대칭 및 기울기 최소화를 위한 고급 제어
• • 빠른 가스 전환을 통한 제어 가능한 임계 치수

제품 제공

• DSiE III (디지에™) III
• DSiE™ F 시리즈
• DSiE™ G 시리즈

주요 응용 프로그램

• MEMS 딥 실리콘 에칭(트렌치, 캐비티)
• 전력 소자의 실리콘 트렌치 에칭
• through-silicon via의 웨이퍼 레벨 패키징

FLEX 제품군

제품

원자층 에칭(ALE) 반응성 이온 에칭

고급 메모리, 아날로그 및 혼합 신호, 디스크리트 및 전원 장치, 상호 연결, 광전자 공학 및 포토닉스, 패키징, 패터닝, 트랜지스터

유전체 에칭은 반도체 장치의 전도성 부분 사이에 장벽 필름을 형성하기 위해 절연 재료에 패턴을 조각하는 데 사용됩니다. 고급 장치의 경우 이러한 구조는 매우 높고 매우 얇을 수 있으며 복잡하고 민감한 재료를 포함할 수 있습니다. 대상 구성 요소의 프로파일에서 작은 편차는 원자 수준에서도 장치의 전기적 성능에 부정적인 영향을 미칠 수 있습니다.

이러한 까다로운 구조를 정밀하게 제작하기 위해 램리서치의 Flex® 제품 라인은 중요한 유전체 식각 응용 분야를 위한 다양하고 차별화된 기술과 응용 분야에 초점을 맞춘 기능을 제공합니다. 특정 응용 분야의 경우, 당사의 Reliant® 리퍼브 제품 범위는 더 낮은 소유 비용으로 새 시스템과 동일한 품질 보증 및 성능을 제공하는 특정 모델에 도입되었습니다.

---

업계 과제

유전체 에칭은 새로운 재료의 도입, 복잡한 새로운 통합 체계 및 첨단 기술 노드의 확장으로 인해 수많은 과제를 제시합니다. 이러한 새로운 재료 및 통합 솔루션에는 다층 필름 스택을 에칭할 수 있는 기능이 필요하며, 종종 서로 다른 필름 간에 선택적으로 에칭해야 합니다. 칩 제조업체들은 실리콘 웨이퍼의 단가를 줄이기 위해 노력하고 있으며 다층 박막을 현장에서 에칭할 수 있는 능력에 점점 더 집중하고 있습니다. 확장의 과제에는 특히 메모리 셀 용량 성 구조 및 접점 바이어스에 대해 점점 더 높은 종횡비에서 최상의 식각 프로파일을 달성하는 동시에 대량 생산의 반복 가능한 치수 제어 요구 사항을 충족하는 것이 포함됩니다. 로직 소자에서 인터커넥트 스케일링은 유전체 필름의 k 값을 증가시키거나 소자 성능에 부정적인 영향을 미치지 않으면서 다양한 low-k 재료의 매우 선택적인 에칭 개발을 촉진합니다.

주요 고객 혜택

• 고유한 다중 주파수, 소용량 제한 플라즈마 설계는 뛰어난 균일성, 반복성 및 조정 가능성을 제공합니다.
• in-situ 다단계 에칭 및 연속 플라즈마 기능을 활용하여 높은 수율과 낮은 결함률을 달성합니다.
• 제품 수명을 연장하고 투자 수익을 극대화하는 비용 효율적이고 위험이 낮은 업그레이드
• 램리서치의 첨단 AMMP(Mixed-Mode Pulsed) ™ 기술을 기반으로 한 초선택적 플라즈마 강화 원자층 에칭(ALE) 공정

제품 제공

• 엑셀란 플렉스®®
• 엑셀란 플렉스45™®
• Flex D-시리즈®
• 플렉스 E 시리즈®
• Flex F-시리즈®
• Flex G 시리즈®

주요 응용 프로그램

• low-K 및 ultra-low-K 더블 웨이트 마스커스로 제작
• 자동 정렬 접점 구멍
• 정전 용량 장치
• 마스크 에칭
• 3D NAND 높은 종횡비 구멍, 트렌치, 접촉 구멍

KIYO 제품 라인

제품

반응성 이온 에칭

고급 메모리, 아날로그 및 혼합 신호, 디스크리트 및 전원 장치, 상호 연결, 패터닝, 센서 및 트랜스듀서, 트랜지스터

도체 에칭은 반도체 장치의 빌딩 블록에 사용되는 "활성" 물질을 형성하는 데 도움이 됩니다. 이러한 소형 구조의 작은 편차조차도 전기적 결함을 일으키고 장치 성능에 영향을 미칠 수 있습니다. 사실, 이러한 구조는 너무 작아서 에칭 공정은 물리학 및 화학의 기본 법칙의 경계를 넓히고 있습니다.

 

램리서치의 Kiyo® 제품 라인은 높은 생산성으로 전도성 구조를 정확하고 안정적으로 형성할 수 있는 고성능 기능을 갖추고 있습니다. 특정 응용 분야의 경우, 당사의 Reliant® 리퍼브 제품 범위는 더 낮은 소유 비용으로 새 시스템과 동일한 품질 보증 및 성능을 제공하는 특정 모델에 도입되었습니다.

---

업계 과제

반도체 산업이 중요한 구조의 크기를 계속 축소하고 소자 성능을 개선함에 따라 도체 에칭의 과제에는 실리콘 웨이퍼의 더 작은 구조, 신소재 및 새로운 트랜지스터 구조를 처리하는 것이 포함됩니다. 구조의 크기가 줄어들기 때문에 에칭 공정에는 개별 구조와 전체 웨이퍼 모두에 대한 원자 수준 제어가 필요합니다. 소자 스택의 금속 게이트와 high-k 유전체 재료에는 고급 다중 필름 에칭 공정이 필요합니다. 최첨단 칩 설계에는 임베디드 채널, 3D 게이트 트랜지스터 및 기존 평면 트랜지스터와 같은 에칭 구조가 필요합니다. 또한 sub-20nm 노드에서 리소그래피의 한계를 해결하도록 설계된 이중 및 4중 패터닝 공정은 에칭 공정이 웨이퍼의 패턴을 정의하고 재생성해야 합니다.

주요 고객 혜택

• 우수한 균일성과 반복성은 대칭 챔버 설계, 업계 최고의 정전기 척 기술 및 독립적인 공정 조정을 통해 달성됩니다
• in-situ 에칭 기능, 연속 플라즈마 기능 및 고급 웨이퍼가 없는 자동 세척 기술을 활용하여 여러 박막 스택에서 높은 수율과 낮은 결함률을 달성할 수 있습니다
• 독점적인 Hydra 기술을 사용하여 입력 패턴 변동을 수정하고 중요한 치수 균일성을 개선합니다.®
•  
• 플라즈마 강화 원자층 에칭 기능은 원자 수준의 차이 제어를 달성하는 데 사용되며 수율은 생산 요구 사항을 완전히 충족할 수 있습니다

제품 제공

• Versys Kiyo®®
• 버시스 Kiyo45™®
• Kiyo C 시리즈®
• Kiyo E 시리즈®
• Kiyo F 시리즈®

주요 응용 프로그램

• 얕은 트렌치 격리
• 소스/드레인 엔지니어링
• 높은 k/금속 게이트
• FinFET 및 3상태 게이트
• 더블 및 쿼드러플 패터닝
• 3D 낸드

RELIANT 에칭 제품

제품

DRIE REACTIVE ION ENCHING RELIANT 시스템

고급 메모리, 아날로그 및 혼합 신호, 디스크리트 및 전력 장치, 상호 연결, 광전자 공학 및 포토닉스, 패키징, 패터닝, 센서 및 트랜스듀서, 트랜지스터

에칭은 모든 반도체 소자 제조 공정에 적용할 수 있으며, 그 역할은 해당 구조를 조각하여 반도체 소자의 트랜지스터, 접점 및 금속 배선 구조를 형성하는 것입니다. 미세 전자 기계 시스템(MEMS) 및 전력 IC를 포함한 여러 신흥 시장은 여러 장치 유형을 사용합니다. 일부 장치는 현재 기술 노드보다 크거나 덜 복잡하며 사용되는 재료는 더 최신입니다. 결과적으로 제조 공정에 대한 추가 요구 사항이 발생하고 새로운 생산 관리 전략이 필요합니다.

램리서치의 Reliant® 에칭 제품에는 이러한 응용 분야에 필요한 신뢰할 수 있는 성능, 높은 수율 및 낮은 소유 비용을 제공하는 생산에서 입증된 솔루션이 포함되어 있습니다.

---

업계 과제

MEMS, 전력 장치 및 사물 인터넷(IoT)을 포함한 "울트라 무어의 법칙" 시장은 새로운 식각 공정 요구 사항을 충족할 수 있는 저비용 제조 솔루션에 대한 필요성을 주도하고 있습니다. 이러한 요구를 충족시키는 것은 다양한 장치 유형과 에칭에 대한 수많은 요구를 제기하는 새로운 재료의 출현으로 인해 여전히 어려운 과제로 남아 있습니다. 예를 들어, 대형 구조를 가진 칩의 주요 과제는 높은 수율에서 높은 수율을 달성하는 것이며, 높은 종횡비(HAR) 구조를 가진 설계에는 우수한 공정 제어가 필요합니다. 반도체 산업이 에칭, 장비 신뢰성 및 생산성의 개선을 계속 추진함에 따라 이러한 이점은 종종 기존 시스템에 통합될 수 있습니다. 프로파일 및 임계 치수(CD) 제어 개선, 균일한 에칭, 낮은 결함률, 시스템 수율 향상 및 소유 비용 절감을 포함한 수율 증가와 같은 성능 향상은 이러한 신흥 시장의 요구 사항을 충족하는 데 특히 유용합니다.

주요 고객 혜택

• 대칭 챔버 설계, 업계 최고의 정전기 척 기술 및 독립적인 공정 튜닝으로 우수한 균일성과 반복성을 달성합니다.
• in-situ 다단계 에칭 및 연속 플라즈마 기능을 활용하여 높은 수율과 낮은 결함률을 달성합니다.
• 더 높은 종횡비 응용 프로그램을 위한 고급 제어 기능
• 리퍼비시 및 새로운 장비는 150mm에서 300mm까지의 웨이퍼 크기를 위한 위험이 낮고 비용 효율적인 에칭 솔루션을 만듭니다.

제품 제공

• Kiyo 시리즈(Kiyo45™를 통해)®
• Flex 시리즈(Flex45™를 통해)®
• Exelan 시리즈®
• DSiE™ 시리즈
• TCP 9400 시리즈®
• TCP 9600 시리즈®

주요 응용 프로그램

• 도체 에칭
• 유전체 에칭
• 금속 에칭
• 특수 필름 에칭(티탄산 지르콘산 납(PZT), GaN, AIGaN, SiC 등)
• MEMS, 전력 소자 및 스루 실리콘 비아 에칭 애플리케이션을 위한 딥 실리콘 에칭

감각. I 제품군

제품

원자층 에칭 (ALE) 깊은 반응성 이온 에칭 (DRIE) 드리

 

 

고급 메모리, 아날로그 및 혼합 신호, 디스크리트 및 전력 장치, 상호 연결, 광전자 공학 및 포토닉스, 패키징, 패터닝, 센서 및 트랜스듀서, 트랜지스터

플라즈마 에칭은 물질을 선택적으로 제거하여 반도체 웨이퍼 표면에 원하는 특성과 패턴을 형성합니다. 반도체 소자의 크기가 계속 축소됨에 따라 정밀하고 반복 가능한 에칭 공정만이 원하는 구조적 특성을 얻을 수 있습니다. 민감한 새로운 재료와 복잡한 그래픽 아키텍처도 추가적인 문제를 제시합니다.

업계를 선도하는 Kiyo® 및 Flex® 공정 장비의 진화를 기반으로 하는 Sense.i™ 제품군의 고성능 기술은 이러한 공정 요구 사항을 정확하고 반복적으로 충족합니다. Sense.i™는 임계 및 준임계 식각 공정 응용을 위한 다양하고 차별화된 기술과 응용분야 중심의 기능을 제공합니다. 이 제품의 새로운 시스템 아키텍처는 높은 생산성과 반복성을 제공하여 향후 10년 이상 동안 로직 및 메모리 장치의 기반을 마련합니다.

 

업계 과제

반도체 산업이 소자 성능을 지속적으로 개선하고 비용을 절감함에 따라 소자 공정의 성능 수준과 확장성에 대한 혁신의 필요성이 계속 증가하고 있습니다. 반도체 소자의 개발은 더 작은 크기, 새로운 재료 및 새로운 트랜지스터 구조와 같은 온 웨이퍼 에칭에 대한 더 높은 수요를 창출했으며, 주요 소자 특성(일반적으로 3D)은 반도체 소자 기술 로드맵의 방향을 결정합니다. 또한 여러 필름 스택을 에칭할 수 있는 기능(그리고 종종 서로 다른 필름 간에 선택적으로 에칭해야 함)은 점점 더 높은 종횡비에서 최상의 에칭 프로파일을 달성하는 데 필수적입니다.

반도체 소자가 직면한 기술적 과제는 대량 제조의 혁신을 통해 해결되어야 합니다. 에칭 공정 시간이 증가함에 따라 플랜트 생산량을 최적화해야 할 필요성도 커지고 있습니다. 더 스마트하고 정밀한 도구만이 반도체 산업이 제조 방식을 혁신하고 효율성과 처리량을 개선하는 산업 표준을 채택할 수 있도록 할 수 있습니다.

주요 고객 혜택

• 최첨단 챔버 기술, 혁신적인 장비 인텔리전스 및 최고의 웨이퍼 출력 정확도®
• 컴팩트한 고정밀 아키텍처는 매우 높은 생산성을 제공합니다.
• 소자 설계부터 공정 성능 제어 및 확장성 제어까지, 고급 로직 및 메모리 소자 개발 계획 지원
• 더 높은 3D 구조를 위한 임계 치수의 균일성과 에칭된 프로파일의 제어
• 지능형 감지는 대량 생산에서 최적화된 프로세스 모듈 결과와 더 높은 재현성을 가능하게 합니다.
• 혁신적인 자동화 시스템은 자율 교정 및 유지 보수를 수행하여 가동 중지 시간과 인건비를 줄입니다.

제품 제공

• 센스.i™

주요 응용 프로그램

• 도체 에칭
• 유전체 에칭

Syndion 제품군

제품

DRIE 반응성 이온 에칭

인터커넥트, 패키징, 센서 & 트랜스듀서

딥 실리콘 에칭(Deep Silicon Etching)은 고급 트랜지스터 및 메모리 부품에서 볼 수 있는 것보다 몇 배 더 큰 기능을 생성하기 위해 실리콘을 제거하는 데 사용되는 플라즈마 기반 프로세스를 말합니다. 램리서치

Syndion® 제품 라인은 정밀도를 달성하는 데 필요한 깊이 및 교차 웨이퍼 균일성 제어와 함께 깊은 실리콘 에칭을 제공하도록 최적화되어 있습니다.

 

업계 과제

딥 실리콘 에칭은 모바일 장치, 스마트 자동차, 전력망 및 에너지 부문을 포함한 다양한 응용 분야에 전력을 공급하는 데 사용되는 고급 칩을 제조하기 위한 핵심 공정입니다. 이는 실리콘 관통 비아 및 트렌치와 같은 더 크고 더 높은 종횡비 기능을 만드는 데 사용됩니다.

• 실리콘 관통 전극(TSV)은 다이 또는 웨이퍼를 통해 전기 연결을 설정하는 세로 구조입니다. TSV는 이기종 통합을 포함한 고급 패키징을 위한 중요한 솔루션으로, 우수한 프로파일 제어, 높은 웨이퍼 내 균일성 및 높은 생산성이 필요합니다.
• CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서에 사용되는 딥 트렌치 구조도 유사한 문제에 직면해 있으며, 매끄러운 측벽 프로파일과 엄격한 테이퍼 제어가 필요합니다. 깊이 균일성, CD 균일성 및 마스크 선택성도 필수적입니다.
• 첨단 전력 소자의 넓은 개방 면적과 높은 종횡비의 트렌치 구조는 횡방향 웨이퍼의 프로파일과 균일성을 제어하고 대량 제조에서 생산성을 높이는 데 추가적인 문제를 제기합니다.

이러한 구조를 만드는 한 가지 방법은 제조 공정 중에 에칭과 증착 단계 사이를 빠르게 전환하여 벽에 형상을 조각하고 재료를 계층화하여 보호하는 것입니다. 그러나 최근 몇 년 동안 이는 더 높은 종횡비, 새로운 재료의 도입 및 제조 공정의 더 엄격한 치수 요구 사항으로 인해 더욱 어려워졌습니다.

또한 칩 제조업체는 원치 않는 섹터(에칭 및 증착 단계를 번갈아 가며 생성되는 기능)와 에칭 속도 중에서 선택해야 하는 경우가 많습니다. 부문 규모는 줄일 수 있지만 비용 효율적인 제조에 필요한 생산성을 희생해야 합니다.

 

주요 고객 혜택

• RAP(Rapid Alternating Process)는 그루브 종횡비에 대한 정확한 깊이 균일성을 제공합니다
• 높은 에칭 속도, 우수한 반복성, 스루 실리콘 비아 스택에서 광범위한 재료(실리콘, 유전체 및 전도성 필름)의 현장 에칭은 소유 비용을 낮춥니다.
• 우수한 크로스 웨이퍼 임계 치수(CD) 균일성, 깊이 균일성 및 프로파일 제어는 고급 전력 트렌치 장치 성능과 웨이퍼 수율을 제공합니다.
• 램리서치의 완벽한 반응성 이온 에칭 시스템으로 최적의 생산성과 제조 성능을 달성하십시오.

제품 제공

• 신디온 C®
• Syndion F-시리즈®
• Syndion G 시리즈®

주요 응용 프로그램

• 고대역폭 메모리 및 고급 패키징을 위한 실리콘 관통 바이어스
• CMOS 이미지 센서를 위한 높은 종횡비 구조
• 고급 전력 장치, 아날로그 집적 회로(IC), 미세 전기 기계(MEMS) 장치 및 웨이퍼 후면 처리를 위한 대형 개구부 및 높은 종횡비 구조

Vantex 제품군

제품

반응성 이온 에칭

고급 메모리

유전체 에칭 공정은 반도체 장치의 제조 공정에서 비전도성 물질을 제거합니다. 첨단 저장 장치의 구성은 매우 깊은 구멍과 트렌치와 같이 특히 까다로우며, 이러한 장치는 엄격한 공차로 제조되어야 합니다.

램리서치의 최신 유전체 에칭 시스템은 타의 추종을 불허하는 성능과 생산성을 제공하여 가장 중요한 높은 종횡비의 소자 기능을 구축합니다. Vantex™는 고급 RF 기술, 균일성 제어 및 장비 인텔리전스®를 결합하여 고급 저장 장치 제조의 요구 사항을 충족합니다.

 

업계 과제

메모리의 비트 비용을 절감하려면 고객은 장치 설계의 공격적인 수직 확장, 여러 기능을 동시에 에칭, 복잡한 새로운 통합 체계 구현 등 여러 가지 문제를 해결해야 합니다. 수직 확장은 새로운 깊이로 에칭하는 동시에 풍경 전체에서 동일한 장치 밀도를 유지하기 위해 동일한 기능 크리티컬 치수를 유지해야 합니다. 에칭의 수직 지향성은 이온 각도의 작은 편차로 인해 특성에 큰 편향이 발생하여 장치의 수율을 감소시킬 수 있기 때문에 매우 중요합니다. 비용을 줄이기 위해 여러 에칭을 결합하려면 다양한 임계 크기와 모양의 특성이 필요합니다. 고객의 고급 통합 접근 방식은 여러 재료 노출에 복잡성을 가중시키고 더 나은 선택성 제어를 필요로 합니다.

주요 고객 혜택

• 엄격한 CD 제어와 선택성으로 최고의 종횡비 에칭 달성
• 최고의 에칭 속도와 제어로 최대 생산성을 달성하십시오.
• Advanced Equipment Intelligence를 통한 웨이퍼 간 성능 반복성 달성

제품 제공

• 반텍스™

주요 응용 프로그램

• 3D NAND 높은 종횡비의 바이어스, 트렌치 및 접점
• 커패시터 유닛

VERSYS METAL 제품군

제품

반응성 이온 에칭

고급 메모리, 아날로그 및 혼합 신호, 디스크리트 및 전력 장치, 상호 연결, 패키징, 패터닝

금속 에칭 공정은 전선 형성, 전기 연결 등과 같이 집적 회로(IC)를 구성하는 다양한 구성 요소를 연결하는 데 중요한 역할을 합니다. 또한 이러한 공정은 금속 하드 마스크(MHM)를 뚫는 데에도 사용할 수 있으며, 기존 마스크로는 할 수 없는 초소형 구조를 형성하여 구조 크기를 지속적으로 소형화할 수 있습니다.

이러한 중요한 식각 단계를 수행할 수 있도록 램의 Versys Metal 제품 라인은 수율이 높은 매우 유연한 플랫폼을 사용합니다. 특정 응용 분야의 경우, 로크웰 오토메이션의 Reliant® 리퍼브 제품 범위는 더 낮은 소유 비용으로 새 시스템과 동일한 품질 보증 및 성능을 제공하는 엄선된 모델을 제공합니다.

---

업계 과제

백엔드(BEOL) 금속 에칭 분야에서 반도체 제조업체는 반복 가능한 프로파일 및 임계 치수(CD) 제어를 달성하고 대량, 저비용 생산을 유지하는 데 중점을 두고 있습니다. 금속 하드 마스크는 low-k 유전체 필름의 선택의 폭을 넓혀 BEOL 통합을 용이하게 하지만, 트렌치 크기, 최종 라인 거칠기 등을 제어해야 하는 새로운 과제도 야기합니다. 하드 마스크 및 기타 BEOL 금속 에칭 응용 분야의 요구 사항을 충족하기 위해 수율을 희생하지 않고 공정 조정 가능한 기능을 갖춘 에칭 기술.

주요 고객 혜택

• 대칭 챔버 설계와 독립적인 공정 튜닝을 활용하여 탁월한 임계 치수, 윤곽 일관성 및 일관성 제어를 제공합니다.
• 고가용성, 높은 수율 및 우수한 공정 반복성을 위한 독점적인 챔버 세척 기술
• 낮은 소유 비용으로 여러 세대에 걸쳐 업그레이드 가능한 제품

제품 제공

• 버시스 메탈®
• 버시스 메탈45™®
• 버시스 메탈 L®
• 버시스 메탈 M®

주요 응용 프로그램

• 주석 금속 하드 마스킹
• 고밀도 알루미늄 와이어
• 알루미늄 패드

선택적 에칭 제품 라인

제품

선택적 에치

고급 메모리, 인터커넥트, 패터닝, 트랜지스터

램리서치의 다양한 선택적 식각 솔루션을 사용하면 인접 소재를 변형시키거나 손상시키지 않고 웨이퍼 표면에서 등방성 소재를 제거할 수 있습니다. 램리서치의 선택적 식각 솔루션은 매우 높은 선택성과 옹스트롬 수준의 정확도를 제공하며, 첨단 3D 로직 및 메모리 구조를 개발하는 칩 제조업체의 요구를 충족하도록 설계되었습니다.

업계 과제

밀도가 증가하는 고성능, 에너지 효율적인 반도체에 대한 수요는 첨단 논리 및 메모리 칩의 개발을 지원하기 위한 새로운 기술 변곡점을 주도하고 있습니다. FinFET 장치가 확장 한계에 도달하기 시작하면서 주요 칩 제조업체는 GAA(Gate-by-Ring) 또는 나노시트 구조로 전환하고 있습니다. 메모리 측면에서는 낸드플래시 메모리가 3차원 구조로 성공적으로 전환되었으며, DRAM(Dynamic Random Access Memory)도 곧 이러한 추세를 따를 것으로 예상됩니다.

이러한 기술적 변곡점은 웨이퍼 표면에서 모든 방향으로 재료를 선택적이고 등방성으로(또는 일관적으로) 제거해야 하는 칩 제조에 대한 3차원 접근 방식을 필요로 합니다. 이를 달성하기 위해 칩 제조업체는 에칭 공정 중에 다른 중요한 재료 층을 제거, 수정 또는 손상시키지 않기 위해 옹스트롬 수준의 정밀도가 필요한 나노 단위 특징의 종방향 및 횡방향 제판과 같이 이전에는 상상할 수 없었던 프로세스를 수행하기 위해 새롭고 매우 복잡한 제조 기술이 필요합니다.

주요 고객 혜택

• 옹스트롬 정밀도와 결합된 등방성 재료 제거 – 매우 높은 종횡비에서도 최적의 칩 성능 제공
• 원자 수준 공정 제어는 중요한 재료의 손실, 불필요한 표면 수정 또는 가능한 칩 손상 및 결함을 방지하는 데 도움이 됩니다.
• 물리적 및 전기적 계면 특성을 제어하기 위한 고급 표면 처리
• 포괄적인 등방성 식각 기술 옵션, 새로운 화학 물질 및 미래의 스케일링 요구 사항을 지원하기 위한 조정 가능성
• 획기적인 웨이퍼 표면 처리 및 튜닝으로 소자 속도 및 성능 향상

제품 제공

• 아르고스®
• 프레보스™
• 셀리스®

주요 응용 프로그램

• 가상 폴리실리콘 제거
• SiGe 제거(GAA)
• 산화물 홈
• 실리콘 트리밍
• 소스/드레인 침전물 사전 세척
• Low-k 재료 제거
• 표면 정화 및 수정